Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx

(часть 20)

Валерий Зотов (Москва)

В двадцатой части курса завершается описание параметров процесса формирования конфигурационной последовательности для проектов, разрабатываемых на базе ПЛИС с архитектурой FPGA. Рассматривается выполнение процессов генерации конфигурационного битового потока для проектируемого устройства и его последующей загрузки в кристалл. Представлена подробная информация о процедуре генерации файлов программирования для конфигурационных ПЗУ и ППЗУ, выпускаемых фирмой Xilinx. Приводятся необходимые сведения о выполнении операций программирования конфигурационной памяти и обратного чтения информации из ПЗУ и ППЗУ.

Краткое описание параметров, предназначенных для управления процессом переключения ПЛИС из режима пониженного потребления в активный режим

При разработке проектов цифровых устройств, реализуемых на базе кристаллов семейств Spartan-3A и Spartan-3AN, разработчику предоставляется возможность определения параметров процесса генерации конфигурационной последовательности, предназначенных для управления операцией переключения ПЛИС из режима пониженного потребления (Suspend) в активный режим. Данные параметры представлены на странице Suspend/Wake Options.

Значение параметра Enable Suspend/Wake Global Set/Reset разрешает или запрещает выполнение глобального сброса или установки триггеров кристалла при переключении ПЛИС из режима пониженного потребления в активный режим. По умолчанию для данного параметра используется значение «выключено», запрещающее глобальный сброс или установку тригтеров ПЛИС при переходе из режима пониженного потребления в активный режим.

С помощью параметра Enable Power-On Reset Detection осуществля-

ется управление режимом сброса ПЛИС при снижении напряжения питания ниже допустимого уровня в состоянии пониженного потребления (Suspend). При использовании значения «включено», предлагаемого по умолчанию, режим сброса кристалла при включении (Power-On Reset) осуществляется во всех случаях, когда уровень напряжения питания оказывается ниже граничного значения, указанного в документации для выбранного семейства ПЛИС. Если для параметра Enable Power-On Reset Detection выбирается значение «выключено», то выполнение операции сброса ПЛИС при снижении напряжения питания зависит от уровня сигнала на входе Suspend. В этом случае сброс кристалла осуществляется только при лог. 0 на указанном входе.

Параметр *Drive Awake Pin During Suspend/Wake Sequence* предназначен для выбора типа выхода сигнала Awake. Уровень сигнала на данном выходе информирует о том, используется ли режим пониженного потребления (Suspend) или нет. По умолчанию для параметра *Drive Awake Pin During Suspend/Wake Sequence* задано значение «выключено», при котором выход сигнала Awake конфигурируется по схеме с открытым стоком. В этом случае к данному выходу необходимо подключить внешний подтя-

гивающий резистор. Для формирования обычного выхода сигнала Awake следует перевести индикатор *Drive Awake Pin During Suspend/Wake Sequence* в состояние «включено».

Значение параметра Enable Filter on Suspend Input определяет необходимость использования специального фильтра на входе сигнала перевода ПЛИС в состояние пониженного потребления (Suspend). Значение «включено», установленное по умолчанию для рассматриваемого параметра, разрешает применение фильтра, предотвращающего возможность случайного переключения ПЛИС в режим пониженного потребления, вызванного шумами или кратковременными паразитными импульсами. При переводе индикатора Enable Filter on Suspend Input в состояние «выключено» этот фильтр не исполь-

С помощью параметра *Wakeup* Clock разработчику предоставляется возможность выбора тактового сигнала, используемого в процессе переключения ПЛИС из режима пониженного потребления (Suspend) в активный режим. В выпадающем списке возможных значений этого параметра представлено два варианта: Startup Clock и Internal Clock. При использовании варианта Startup Clock, предлагаемого по умолчанию, в качестве тактового сигнала задействуется исходный сигнал синхронизации, применяемый в процессе фазы активизации логических ресурсов ПЛИС. Если для параметра Wakeир Clock выбрано значение Internal Clock, то для тактирования процесса переключения используется внутренний генератор.

Параметр GWE Cycle During Suspend/Wakeup Sequence предназначен для определения длительности задержки активизации глобального сигнала разрешения записи GWE (Global

Write Enable) в регистры и элементы ОЗУ (распределённые и блочные) при переходе из состояния пониженного потребления (Suspend) в активный режим. Допустимый диапазон значений этого параметра составляет от 1 до 1024 периодов тактового сигнала. По умолчанию параметр GWE Cycle During Suspend/Wakeup Sequence принимает значение, равное пяти периодам сигнала синхронизации.

Значение параметра GTS Cycle During Suspend/Wakeup Sequence определяет значение задержки формирования разрешающего уровня глобального сигнала управления «третьим» состоянием GTS (Global Three-State Signal), которая выражается в количестве тактов синхросигнала. Данный параметр может принимать любые значения в диапазоне от 1 до 1024. По умолчанию для параметра GTS Cycle During Suspend/Wakeup Sequence используется значение, равное 4 периодам тактового сигнала.

Выполнение процесса генерации конфигурационной последовательности для проектов, реализуемых на основе кристаллов с архитектурой FPGA

Установив требуемые значения параметров процесса генерации конфигурационной последовательности, следует подтвердить их нажатием клавиши ОК в нижней части диалоговой панели. После этого для активизации процесса формирования файла конфигурирования ПЛИС необходимо дважды щёлкнуть левой кнопкой мыши (ЛКМ) на строке Generate Programming File, расположенной в окне процедур Processes Window управляющей оболочки Навигатора проекта (Project Navigator). Информация о ходе его выполнения отображается в окне регистрации консольных сообщений Transcript Window и строке состояния.

После успешного завершения этого процесса, отмеченного соответствующей пиктограммой в строке Generate Programming File, создаётся файл конфигурационного битового потока (имеющий расширение .bit), который можно непосредственно использовать для загрузки в кристалл, используя программу iMPACT. Для просмотра отчёта о выполнении про-

цедуры формирования конфигурационной последовательности следует дважды щёлкнуть ЛКМ на строке *Programming File Generation Report*. Этот отчёт содержит информацию обо всех значениях параметров, при которых формировался файл конфигурации, а также об ошибках и предупреждениях.

В качестве примера ниже приводится текст отчёта о формировании конфигурационной последовательности для проекта счётчика Джонсона, процессы синтеза, размещения и трассировки в кристалле которого были рассмотрены в предыдущих частях данного курса. В начале этого отчёта представлены сведения о параметрах ПЛИС, для которой создавалась конфигурационная последовательность, и используемом файле временных и топологических ограничений, а также командная строка запуска соответствующей утилиты:

Release 10.1.02 - Bitgen K.37 (nt.) Copyright (c) 1995-2008 Xilinx, Inc. All rights reserved. Loading device for application Rf_Device from file '3s700a.nph' in environment D:\Xilinx\10.1\ISE. "jc2_top" is an NCD, version 3.2, device xc3s700a, package fq484, speed -5 Opened constraints file jc2_top.pcf. D:\Xilinx\10.1\ISE\bin\nt\unwrapp ed\bitgen.exe -intstyle ise -w -g DebugBitstream:No -g Binary:yes -g IEEE1532:Yes -g CRC:Enable -g Reset_on_err:No -g ConfigRate: 25 -g ProgPin: PullUp -g DonePin:PullUp -g TckPin:PullUp -g TdiPin:PullUp -g TdoPin:PullUp -g TmsPin:PullUp -q UnusedPin:PullDown -g UserID: 0xFFFFFFF -g StartUpClk:JtagClk -g DONE_cycle:4 -g GTS_cycle:5 -g GWE_cycle:6 -g LCK_cycle:NoWait -g Security:None -g Persist:No -m -g ReadBack -g DonePipe:No -g DriveDone:No -g en_sw_gsr:No -g en_porb:Yes -g drive_awake:No -g suspend_filter:Yes -g sw_clk:Startupclk -g sw_gwe_cycle:5 -g sw_gts_cycle:4 jc2_top.ncd

Далее приводится информация о выбранных значениях всех параметров процесса генерации конфигурационной последовательности для разрабатываемого проекта. Эта информация представлена в форме таблицы с заголовком Summary of Bitgen Options, которая содержит две колонки. В первом столбце данной таблицы – Option Name — отображается название параметра, а во втором — Current Setting — его текущее значение:

```
Summary of Bitgen Options:
_____
| Option Name | Current |
| | Setting |
+----+
|Compress | (Not Specified)*|
|Readback | (Enabled) |
|CRC | Enable**|
|DebugBitstream | No** |
|ConfigRate | 25 |
|StartupClk | JtagClk |
|DonePin | Pullup**|
|ProgPin | Pullup**|
|TckPin | Pullup**|
|TdiPin | Pullup**|
|TdoPin | Pullup**|
|TmsPin | Pullup**|
|UnusedPin |Pulldown**|
|GWE_cycle | 6** |
|GTS_cycle | 5** |
|LCK_cycle | NoWait**|
|DONE_cycle | 4** |
|Persist | No** |
|DriveDone | No** |
|DonePipe | No** |
|Security | None** |
|UserID 0xFFFFFFF** |
|ActivateGclk | No* |
|ActiveReconfig | No* |
|PartialMask0 | (Not
Specified) * |
|PartialMask1 | (Not
Specified) * |
|PartialMask2 | (Not
Specified) * |
|PartialGclk | (Not Specified)*|
|PartialLeft | (Not Specified)*|
|PartialRight | (Not
Specified) * |
|drive_awake | No** |
|Reset_on_err | No** |
|suspend_filter | Yes** |
|en_sw_gsr | No** |
|en_suspend | No* |
|en_porb | Yes** |
|sw clk | Startupclk** |
|sw_gwe_cycle | 5** |
|sw_gts_cycle | 4** |
|glutmask | Yes* |
```

```
|next_config_addr | 0x00000000* |
|next_config_new_mode | No* |
|next_config_boot_mode | 001* |
|next_config_register_wr|Enable*|
|ICAP_Enable | Auto* |
|IEEE1532 | Yes |
|Binary | Yes |
* Default setting.
```

the default setting.

Следующая часть отчёта содержит сообщения о количестве обнаруженных ошибок и соответствующие предупреждения. В случае отсутствия ошибок далее приводится информация о создании соответствующих результирующих файлов. Завершает данный отчёт сообщение об успешном окончании процесса генерации конфигурационного битового потока для разрабатываемого проекта:

Running DRC. DRC detected 0 errors and 0 warnings. Please see the previously displayed individual error or warning messages for more details. Creating bit map... Saving bit stream in "jc2_top.bit". Saving bit stream in "jc2_top.bin". Saving bit stream in "ic2 top.isc". Saving Readback bit file jc2_top.rbb. Saving Readback golden data file jc2_top.rbd. Saving mask data in "jc2_top.msd". Creating bit mask... Saving mask bit stream in "jc2_top.msk". Bitstream generation is complete.

Подключение загрузочного кабеля для конфигурирования ПЛИС семейств FPGA фирмы XILINX в режиме периферийного сканирования

Процедура загрузки конфигурационного битового потока в кристалл с архитектурой FPGA не является обязательной. Она предназначена, в основном, для верификации проектируемого устройства на аппаратном уровне, которую целесообразно выполнять перед программированием ПЗУ или ППЗУ. Такая проверка особенно актуальна при использовании однократно программируемых ПЗУ. Процесс загрузки конфигурационной битовой последовательности в ПЛИС семейств FPGA фирмы Xilinx с помощью программы *iMPACT* может выполняться в различных режимах. В настоящей статье подробно рассматривается последовательность операций, необходимых для конфигурирования кристаллов FPGA в режиме периферийного сканирования и в подчинённом последовательном режиме.

Для загрузки конфигурационной последовательности из файла (*.bit) в кристалл FPGA с помощью программы *iMPACT* можно использовать любой из следующих кабелей:

- JTAG-кабель, подключаемый к параллельному порту (LPT) персонального компьютера Parallel Download Cable™ IV;
- универсальный кабель Platform Cable™ USB II, подключаемый к последовательной шине USB персонального компьютера;
- универсальный кабель MultiLinx, подключаемый к последовательной шине USB персонального компьютера (MultiLinx Download Cable USB);
- JTAG-кабель, подключаемый к параллельному порту персонального компьютера Parallel Download Cable III:
- универсальный кабель Platform Cable USB, подключаемый к последовательной шине USB персонального компьютера;
- кабель, входящий в состав комплекса MultiPro Desktop Tool™.

Последние четыре типа загрузочных кабелей в настоящее время сняты с производства, но продолжают поддерживаться новыми версиями САПР серии Xilinx ISE. Наиболее доступным для разработчиков вариантом средств конфигурирования ПЛИС с архитектурой FPGA является JTAG-кабель, подключаемый к параллельному порту (LPT) персонального компьютера. Поэтому далее рассматриваются различные режимы конфигурирования ПЛИС с применением такого JTAG-кабеля. Загрузка конфигурационного битового потока может производиться через JTAG-порт кристалла в режиме периферийного сканирования Boundary-Scan (JTAG)

или через специальные контакты ПЛИС, предназначенные для конфигурирования в ведомом последовательном режиме Slave Serial.

При использовании режима периферийного сканирования перед формированием конфигурационной последовательности необходимо установить для параметра Start-Up Clock значение JTAG Clock. После генерации файла конфигурации следует подключить сигнальные выводы загрузочного кабеля Test Data In (TDI), Test Mode Select (TMS), Test Clock (TCK) и Test Data Out (TDO) к одноимённым контактам кристалла, а выводы GND и VCC - к общей шине и цепи питания. После этого следует подать напряжение питания на плату инструментального модуля, используемого для аппаратной отладки или реализации разрабатываемого устройства. Такая последовательность обеспечивает возможность автоматического обнаружения и инициализации загрузочного кабеля и цепочки периферийного сканирования кристаллов ПЛИС и конфигурационных ПЗУ/ППЗУ при активизации программы іМРАСТ. Если загрузочный кабель подключается после запуска модуля программирования, то в этом случае необходимо выполнить «вручную» операции установки типа и параметров используемого кабеля и инициализации цепочки периферийного сканирования кристаллов.

УСТАНОВКА ПАРАМЕТРОВ КОНФИГУРИРОВАНИЯ ПЛИС СЕМЕЙСТВ FPGA ФИРМЫ XILINX В РЕЖИМЕ ПЕРИФЕРИЙНОГО СКАНИРОВАНИЯ

Перед активизацией программы іМРАСТ непосредственно в среде управляющей оболочки САПР серии Xilinx ISE - Навигатора проекта целесообразно ознакомиться с установленными значениями параметров инициализации и при необходимости выполнить изменения. Для вывода на экран диалоговой панели параметров инициализации программы iMPACT следует в окне Processes Window щелчком ЛКМ выделить строку Configure Target Device, после чего нажать кнопку 📜, расположенную на оперативной панели Навигатора проекта. С этой же целью можно воспользоваться командой Properties контекстно-зависимого всплывающего меню, которое выводится щелчком ПКМ.

В открывшейся диалоговой панели Configure Target Device Properties представлена таблица, содержащая три параметра. С помощью параметра iMPACT Project File разработчик может явно указать идентификатор файла проекта для программы іМ-РАСТ. Данный файл содержит информацию о составе цепочки периферийного сканирования и значениях параметров процесса конфигурирования ПЛИС, установленных в предыдущей сессии работы с программным модулем іМРАСТ. Название файла должно иметь расширение JPF. Требуемый идентификатор файла может быть введён непосредственно с клавиатуры после активизации поля редактирования значения параметра iMPACT Project File или выбран при использовании стандартной диалоговой панели открытия файла, которая появляется при нажатии кнопки с пиктограммой в виде многоточия «...». По умолчанию для этого параметра предлагается значение Default. В этом случае используются значения параметров конфигурирования кристалла, установленные по умолчанию.

Параметр Port to be used позволяет разработчику выбрать порт ПК, который используется для подключения загрузочного кабеля. Выпадающий список возможных значений этого параметра в общем случае содержит следующие варианты: Auto-default, LPT1, LPT2, LPT3, USB0, USB1, USB2. Разработчик может явно указать порт, к которому подключен соответствующий загрузочный кабель. Значение Auto-default, предлагаемое по умолчанию, позволяет программе *iMPACT* автоматически определить порт ПК, к которому присоединён загрузочный кабель.

Значение параметра Automatically Run Generate Target PROM/ACE File разрешает или запрещает автоматический запуск процесса генерации файла программирования для выбранного конфигурационного ПЗУ или ППЗУ. Если для данного параметра указано значение «включено», то перед загрузкой конфигурационной последовательности в кристалл ПЛИС автоматически выполняется формирование файла «прошивки» ПЗУ/ППЗУ. По умолчанию для параметра Automatically Run Generate

Тагдет PROM/ACE File используется значение «выключено», блокирующее автоматическую генерацию файла программирования конфигурационного ПЗУ/ППЗУ. Вновь установленные значения параметров инициализации программы *iMPACT* необходимо подтвердить нажатием клавиши ОК, представленной в нижней части диалоговой панели Configure Target Device Properties.

Запуск программы *IMPACT* в режиме периферийного сканирования

Для активизации модуля программирования *iMPACT* следует поместить курсор на строку Configure Target Device в окне процессов Навигатора проекта и дважды щёлкнуть ЛКМ. В новой версии средств проектирования САПР серии Xilinx ISE при первоначальном запуске программы іМ-РАСТ для текущего проекта на экран выводится информационная панель, содержащая сообщение о том, что файл проекта IPF (iMPACT Project File) не найден. Для активизации этой программы с параметрами, предлагаемыми по умолчанию, следует нажать клавишу ОК, расположенную в этой информационной панели. В результате выполненных действий на экран выводится диалоговая панель с заголовком Welcome to iMPACT, в которой необходимо выбрать режим работы программы іМРАСТ, а также способ идентификации загрузочного кабеля и цепочки периферийного сканирования. Выбор режима работы модуля программирования осуществляется с помощью группы кнопок с зависимой фиксацией, расположенных в этой диалоговой панели.

Чтобы выполнить загрузку конфигурационной последовательности в ПЛИС в режиме периферийного сканирования Boundary Scan (JTAG) Mode, необходимо нажать кнопку Configure devices using Boundary-Scan (JTAG). После этого автоматически переводится в доступное состояние поле выбора способа обнаружения подключенного загрузочного кабеля и инициализации цепочки периферийного сканирования. Для установки режима автоматической идентификации подключенного загрузочного кабеля и цепочки периферийного сканирования в выпадающем списке данного поля выбора следует указать вариант Automatically connect to cable and identify Boundary-Scan chain.

Чтобы явно указать тип загрузочного кабеля и порт персонального компьютера, используемый для его подключения, нужно выбрать вариант Enter a Boundary-Scan chain manually. Выбранные параметры инициализации программы іМРАСТ необходимо подтвердить нажатием кнопки Finish в нижней части диалоговой панели Welcome to iMPACT. В результате этих действий в области расположения рабочих окон Навигатора проекта открывается новое окно, на закладке которого отображается название выбранного режима работы программы iMPACT – Boundary Scan. Кроме того, в окне исходных модулей Sources Window добавляется страница Configuration Modes, предназначенная для выбора режима работы средств программирования, а в окне процессов Processes Window - страница Configuration Operations, предоставляющая доступ к соответствующим командам конфигурирования ПЛИС, «прошивки» ПЗУ/ППЗУ, обратного считывания и проверки конфигурационных данных.

Если был установлен режим автоматической идентификации типа подключенного кабеля и цепочки периферийного сканирования, то далее программа іМРАСТ выполняет процедуру обнаружения загрузочного кабеля. Ход этого процесса отображается на экране дисплея с помощью всплывающего окна индикации и сопровождается соответствующей информацией в окне регистрации консольных сообщений Transcript Window управляющей оболочки Навигатора проекта. Ниже приводится протокол выполнения процедуры автоматического определения загрузочного кабеля Parallel Download Cable, подключаемого к параллельному порту персонального компьютера:

```
// *** BATCH CMD : setMode -bs
// *** BATCH CMD : setMode -bs
GUI --- Auto connect to cable...
// *** BATCH CMD : setCable
-port auto
AutoDetecting cable. Please
wait.
PROGRESS_START - Starting
Operation.
Connecting to cable (Parallel
Port - LPT1).
Checking cable driver.
```

Driver windrvr6.sys version = 8.1.1.0. WinDriver v8.11 Jungo (c) 1997 - 2006 Build Date: Oct 16 2006 X86 32bit SYS 12:35:07, version = 811.

LPT base address = 0378h.

ECP base address = 0778h.

Cable connection established.

PROGRESS_END - End Operation.

Elapsed time = 0 sec.

Если программе *iMPACT* не удаётся автоматически идентифицировать загрузочный кабель, то в окне регистрации сообщений *Transcript Window* выводится информация о последовательном сканировании доступных параллельных портов ПК:

```
// *** BATCH CMD : setMode -bs
// *** BATCH CMD : setMode -bs
GUI --- Auto connect to cable...
// *** BATCH CMD : setCable
-port auto
AutoDetecting cable. Please
wait.
PROGRESS_START - Starting
Operation.
Connecting to cable (Parallel
Port - LPT1).
Checking cable driver.
Driver windrvr6.sys version =
8.1.1.0. WinDriver v8.11 Jungo
(c) 1997 - 2006 Build Date: Oct
16 2006 X86 32bit SYS 12:35:07,
version = 811.
LPT base address = 0378h.
ECP base address = 0778h.
Cable connection failed.
Connecting to cable (Parallel
Port - LPT2).
Checking cable driver.
Driver windrvr6.sys version =
8.1.1.0. WinDriver v8.11 Jungo
(c) 1997 - 2006 Build Date: Oct
16 2006 X86 32bit SYS 12:35:07,
version = 811.
Cable connection failed.
Connecting to cable (Parallel
Port - LPT3).
Checking cable driver.
Driver windrvr6.sys version =
8.1.1.0. WinDriver v8.11 Jungo
(c) 1997 - 2006 Build Date: Oct
16 2006 X86 32bit SYS 12:35:07,
version = 811.
Cable connection failed.
Connecting to cable (Parallel
Port - LPT4).
Checking cable driver.
Driver windrvr6.sys version =
8.1.1.0. WinDriver v8.11 Jungo
```

(c) 1997 - 2006 Build Date: Oct 16 2006 X86 32bit SYS 12:35:07, version = 811. Cable connection failed.

Далее в этом же окне отображается информация о результатах сканирования USB-портов компьютера. После этого выводится соответствующее предупреждение об отсутствии подключенного загрузочного кабеля:

Connecting to cable (Usb Port -

USB21). Checking cable driver. Driver file xusb_emb.sys found. Driver version: src=1029, dest=1029. Driver windrvr6.sys version = 8.1.1.0. WinDriver v8.11 Jungo (c) 1997 - 2006 Build Date: Oct 16 2006 X86 32bit SYS 12:35:07, version = 811. Cable connection failed. Connecting to cable (Usb Port -USB22). Checking cable driver. Driver file xusb_emb.sys found. Driver version: src=1029, dest=1029. Driver windryr6.sys version = 8.1.1.0. WinDriver v8.11 Jungo (c) 1997 - 2006 Build Date: Oct 16 2006 X86 32bit SYS 12:35:07, version = 811.Cable connection failed. Connecting to cable (Usb Port -USB23). Checking cable driver. Driver file xusb_emb.sys found. Driver version: src=1029, dest=1029. Driver windrvr6.sys version = 8.1.1.0. WinDriver v8.11 Jungo (c) 1997 - 2006 Build Date: Oct 16 2006 X86 32bit SYS 12:35:07, version = 811.Cable connection failed. Connecting to cable (Usb Port -USB24). Checking cable driver. Driver file xusb emb.sys found. Driver version: src=1029, dest=1029. Driver windrvr6.sys version = 8.1.1.0. WinDriver v8.11 Jungo (c) 1997 - 2006 Build Date: Oct 16 2006 X86 32bit SYS 12:35:07, version = 811. Cable connection failed. PROGRESS_END - End Operation.

Cable autodetection failed.
WARNING:iMPACT:923 - Can not
find cable, check cable setup!

В этом случае следует проверить правильность подключения загрузочного кабеля, наличие напряжения питания и повторить перечисленные выше действия или указать его параметры «вручную». Описание процедуры «ручной» установки параметров загрузочного кабеля было приведено при рассмотрении процесса программирования ПЛИС семейств СРLD.

При успешной идентификации присоединённого загрузочного кабеля производится автоматический поиск и инициализация цепочки периферийного сканирования ПЛИС, подключенной к выбранному порту JTAG-интерфейса. После обнаружения каждого кристалла выводится стандартная диалоговая панель выбора файла, в которой необходимо указать название соответствующего модуля, содержащего конфигурационные данные для этой ПЛИС или ПЗУ/ППЗУ. Информация об идентифицированной цепочке периферийного сканирования ПЛИС отображается в графической форме в рабочем окне программы іМРАСТ и в текстовом виде в окне регистрации консольных сообщений Transcript Window. Под каждым условным графическим образом (УГО) ПЛИС указывается её тип и название соответствующего файла, содержащего конфигурационную последовательность. В качестве примера далее приведён протокол автоматического обнаружения цепочки периферийного сканирования инструментального модуля Xilinx Spartan-3A Starter Board, который входит в состав инструментального комплекта Spartan-3A Starter Kit™.

Attempting to identify devices in the boundary-scan chain configuration...// *** BATCH CMD:
Identify
PROGRESS_START - Starting
Operation.
Identifying chain contents
....'1': : Manufacturer's ID
=Xilinx xcf04s, Version: 15
INFO:iMPACT:1777 Reading
D:/Xilinx/10.1/ISE/xcf/data/xcf04
s.bsd...
INFO:iMPACT:501 - '1': Added

Elapsed time = 11 sec.

```
Device xcf04s successfully.
'2': : Manufacturer's ID =Xilinx
xc3s700a, Version: 0
TNFO: iMPACT: 1777 -
Reading D:/Xilinx/10.1/ISE/spar-
tan3a/data/xc3s700a.bsd...
INFO: iMPACT: 501 - '1': Added
Device xc3s700a successfully.
_____
PROGRESS_END - End Operation.
Elapsed time = 1 sec.
// *** BATCH CMD : identifyMPM
// *** BATCH CMD : assignFile -p
1 -file «D:/Prj_n/jc2_top.bit"
'1': Loading file
'D:/Prj_n/jc2_top.bit' ...
done.
INFO:iMPACT:501 - '1': Added
Device xc3s700a successfully.
// **-----
* BATCH CMD : assignFile -p 2
-file «D:/Prj_n/Untitled.mcs"
'2': Loading file
'D:/Prj_n/Untitled.mcs' ...
done.
// *** BATCH CMD : setAttribute
-position 2 -attr readnextdevice
-value "(null)"
// **-----
```

При отсутствии информации о файле, содержащем конфигурационные данные, или для выбора другой конфигурационной последовательности достаточно поместить курсор на требуемый УГО в цепочке периферийного сканирования и дважды щёлкнуть ЛКМ. Можно также выделить соответствующий УГО, поместив на него курсор и щёлкнув ЛКМ, после чего воспользоваться командой Assign Configuration File из всплывающего меню *Edit* или кнопкой расположенной на оперативной панели управления Навигатора проекта. Кроме того, можно использовать команду Assign New Configuration File из всплывающего контекстно-зависимого меню, активизируемого щелчком ПКМ на соответствующем УГО в рабочем окне программы іМ-РАСТ. В результате выполненных действий на экране отображается стандартная диалоговая панель открытия файла, с помощью которой производится выбор требуемого файла, содержащего конфигурационную последовательность разрабатываемого устройства.

После завершения процесса обнаружения цепочки периферийного сканирования и определения её состава на экран автоматически выводится диалоговая панель параметров конфигурирования ПЛИС, которая имеет заголовок Device Programming Properties. Эта панель может содержать несколько страниц, количество которых определяется числом элементов, представленных в цепочке периферийного сканирования. Каждая страница позволяет определить значения параметров для соответствующего элемента пепочки периферийного сканирования. Доступ к требуемой странице параметров предоставляет интерактивный список Category, который отображается в левой части диалоговой панели Device Programming Properties.

При конфигурировании кристаллов с архитектурой FPGA в режиме периферийного сканирования Воипdary Scan Mode эта панель содержит следующие три параметра: Verify, Pulse PROG и Assert Cable INIT during programming. Значение параметра Verify разрешает или запрещает выполнение операции контроля конфигурационных данных по окончании программирования ПЛИС. Выбор значения «включено» устанавливает режим проверки конфигурационной последовательности после её загрузки в кристалл. По умолчанию установлено значение «выключено», при котором верификация загруженных конфигурационных данных не выполняется.

Параметр Pulse PROG доступен только при загрузке конфигурационной последовательности в ПЛИС семейств Spartan-3, Spartan-3E, Spartan-3A, Virtex-II и Virtex-II Pro. При установке значения «включено» для этого параметра осуществляется импульсное переключение сигнала PROG. При этом производится очистка внутренней (теневой) конфигурационной памяти кристалла перед инициализацией новой конфигурационной последовательности. По умолчанию индикатор Pulse PROG находится в сброшенном состоянии («выключено»).

С помощью параметра Assert Cable INIT during programming разработчику предоставляется возможность определения уровня сигнала на контакте INIT загрузочного кабеля во время конфигурирования кристалла. При

выборе значения «включено» для этого параметра сигнал на контакте INIT в процессе загрузки конфигурационных данных в ПЛИС устанавливается в состояние лог. 0. По умолчанию для параметра Assert Cable INIT during programming предлагается значение «выключено».

После установки требуемых значений параметров конфигурирования кристалла FPGA следует подтвердить их нажатием клавиши ОК, которая представлена в нижней части диалоговой панели Device Programming Properties. Для повторного вывода на экран диалоговой панели параметров процесса загрузки конфигурационной последовательности в ПЛИС следует выделить соответствующий УГО в цепочке периферийного сканирования, которая отображается в рабочем окне программы іМРАСТ, и выполнить команду Set Programming Properties из контекстно-зависимого всплывающего меню, активизируемого шелчком ПКМ.

Выполнение операций конфигурирования ПЛИС с архитектурой FPGA и считывания служебной информации с помощью программы *IMPACT* в режиме периферийного сканирования

Загрузка конфигурационной последовательности в выбранный кристалл с архитектурой FPGA осуществляется с помощью команды Program, доступ к которой предоставляет страница Configuration Operations в окне Processes Window, меню Operations или контекстно-зависимое всплывающее меню. Для активизации этой команды можно также воспользоваться кнопкой 🚉, расположенной на оперативной панели управления Навигатора проекта. Состояние процесса конфигурирования ПЛИС отображается с помощью всплывающего окна индикации. Завершение процесса загрузки конфигурационной последовательности сопровождается соответствующей информацией в рабочем окне программы іМРАСТ и окне регистрации консольных сообщений Transcript Window. В качестве примера ниже приведён протокол выполнения операций загрузки конфигурационной последовательности для проекта счётчика Джонсона, разработка которого рассмотрена в предыдущих статьях. В протоколе отражено выполнение всех фаз процесса конфигурирования: установки режима, проверки цепочки периферийного сканирования и программирования кристалла:

```
// *** BATCH CMD : Program -p 1
Maximum TCK operating frequency
for this device chain: 0.
Validating chain...
Boundary-scan chain validated
successfully.
'1': Programming device...
PROGRESS_START - Starting
Operation.
done.
'1': Reading status register
contents...
CRC error : 0
IDCODE not validated while writ-
ing FDRI : 0
DCM Locked: 1
status of GTS_CFG_B : 1
status of GWE: 1
status of GHIGH: 1
value of VSEL pin 0 : 1
value of VSEL pin 1 : 1
value of VSEL pin 2 : 1
value of MODE pin M0 : 1
value of MODE pin M1 : 0
value of MODE pin M2 : 0
value of CFG_RDY (INIT_B) : 1
DONEIN input from Done Pin : 1
POST_CRC_ERR error : 0
SYNC word not found: 0
INFO:iMPACT:2219 - Status regis-
ter values:
INFO: iMPACT - 0011 1111 1100 1100
INFO:iMPACT:579 - '1': Completed
downloading bit file to device.
INFO: iMPACT - '1': Checking done
pin....done.
'1': Programmed successfully.
PROGRESS_END - End Operation.
Elapsed time = 14 sec.
```

В режиме периферийного сканирования для кристаллов с архитектурой FPGA доступны также команды Verify, Get Device ID, Get Device Signature/Usercode, представленные на странице Configuration Operations окна Processes Window, в меню Operations и контекстно-зависимом всплывающем меню.

Команда Verify предназначена для проверки достоверности конфигурационных данных выбранного кристалла. Инициировать эту команду можно также нажатием кнопки

представленной на оперативной панели управления Навигатора проекта. В процессе контроля выполняется обратное чтение конфигурационных данных из запрограммированной ПЛИС и сравнение с содержимым соответствующего файла программирования, который указан для выбранного элемента цепочки периферийного сканирования. Информация о результатах проверки выводится в рабочем окне программы іМРАСТ и окне регистрации консольных сообщений Transcript Window. Текст протокола успешного выполнения команды Verify выглядит следующим образом:

```
// *** BATCH CMD : Verify -p 1
Maximum TCK operating frequency
for this device chain: 0.
Validating chain...
Boundary-scan chain validated
successfully.
PROGRESS_START - Starting
Operation.
'1': Verifying
device...INFO:iMPACT:2495 -
Readback Size is 2731040.
done.
'1': Verification completed successfully.
PROGRESS_END - End Operation.
```

При получении отрицательных результатов проверки достоверности конфигурационных данных для выбранного кристалла с архитектурой FPGA выводится следующая информация:

// *** BATCH CMD : Verify -p 1

Elapsed time = 19 sec.

```
Maximum TCK operating frequency
for this device chain: 0.
Validating chain...
Boundary-scan chain validated
successfully.
PROGRESS START - Starting
Operation.
'1': Verifying
device...INFO:iMPACT:2495 -
Readback Size is 2731040.
ERROR:Bitstream:98 - Comparison
of bitstreams found 2045800 dif-
ferences.
INFO:iMPACT:395 - The number of
difference is 2045800
'1': Verification terminated.
PROGRESS_END - End Operation.
```

Для чтения сигнатуры (пользовательского кода) запрограммированного кристалла следует использовать команду *Get Device Signature/Usercode*. Считанная сигнатура в шестнадцатеричном виде отображается в окне регистрации консольных сообщений. В качестве примера ниже приведены результаты процесса чтения пользовательского кода, установленного по умолчанию.

```
// *** BATCH CMD : ReadUsercode
-p 1
Maximum TCK operating frequency
for this device chain: 0.
Validating chain...
Boundary-scan chain validated
successfully.
'1': Usercode is 'ffffffff'
```

Команла Get Device ID позволяет считать идентификационный код кристалла, установленный производителем. Этот код используется средствами программирования для определения типов ПЛИС, представленных в цепочке периферийного сканирования. Полученный результат отображается в окне регистрации консольных сообщений в двоичном и шестнадцатеричном виде. Формат идентификационного кода содержит 32 разряда. Первые четыре разряда определяют тип корпуса; следующие семь разрядов составляют код семейства кристаллов; предпоследние 11 разрядов представляют собой код фирмы-производителя (для фирмы Xilinx он имеет вид 000 0100 1001); последний разряд всегда принимает единичное значение. Результаты выполнения команды считывания идентификационного кода ПЛИС показаны на примере кристалла семейства Spartan-3A XC3S700A:

```
// *** BATCH CMD : ReadIdcode -p 1
Maximum TCK operating frequency
for this device chain: 0.
Validating chain...
Boundary-scan chain validated
successfully.
'1': IDCODE is
'0000001000100010100000001001011'
'1': IDCODE is '02228093' (in
hex).
'1': Manufacturer's ID =Xilinx
xc3s700a, Version : 0
```

Кроме выполнения основных операций конфигурирования ПЛИС и

Elapsed time = 19 sec.

обратного чтения конфигурационных данных, программа іМРАСТ предоставляет разработчику возможность чтения содержимого внутреннего регистра статуса ПЛИС. Для этой цели предусмотрена соответствующая команда Read Status Register, которая представлена на странице Configuration Operations окна Processes Window. Кроме того, в составе всплывающего меню Debug имеется аналогичная команда Read Device Status. Информация, полученная из соответствующего внутреннего регистра кристалла с архитектурой FPGA в процессе выполнения этой команды, выводится в окне регистрации сообщений Transcript Window управляющей оболочки Навигатора проекта. Формат представления данных, считанных из регистра статуса ПЛИС, имеет следующий вид:

```
// *** BATCH CMD :
ReadStatusRegister -p 1
Maximum TCK operating frequency
for this device chain: 0.
Validating chain...
Boundary-scan chain validated
successfully.
'1': Reading status register
contents...
CRC error: 0
IDCODE not validated while writ-
ing FDRI : 0
DCM Locked: 1
status of GTS CFG B : 1
status of GWE: 1
status of GHIGH: 1
value of VSEL pin 0 : 1
value of VSEL pin 1 : 1
value of VSEL pin 2 : 1
value of MODE pin M0 : 1
value of MODE pin M1 : 0
value of MODE pin M2 : 0
value of CFG_RDY (INIT_B) : 1
DONEIN input from Done Pin : 1
POST_CRC_ERR error : 0
SYNC word not found: 0
```

Конфигурирование ПЛИС семейств FPGA фирмы XILINX с помощью программы *IMPACT* в ведомом последовательном режиме

При использовании ведомого последовательного режима программирования ПЛИС с архитектурой FPGA необходимо перед формированием конфигурационной последовательности установить для параметра Start-Up Clock значение CCLK. После создания конфигурационного битового потока следует подключить сигнальные выводы загрузочного кабеля TDI, TMS, TCK и TDO соответственно к контактам кристалла DIN, PROG, CCLK, DONE, а выводы GND и VCC - к общей шине и цепи питания. Выводы ПЛИС МО, М1, М2, предназначенные для выбора режима конфигурирования, должны быть подключены к цепи сигнала лог. 1. Комбинация М0 = 1, M1 = 1, M2 = 1 соответствует ведомому последовательному режиму загрузки конфигурационного битового потока. Далее следует подать напряжение питания на инструментальный модуль, используемый для аппаратной отладки или реализации разрабатываемого устройства.

При активизации программы іМРАСТ следует в диалоговой панели с заголовком Welcome to iMPACT нажать кнопку Configure Device. После этого становится доступным поле выбора режима конфигурирования ПЛИС, расположенное под кнопкой Configure Device. Чтобы включить ведомый последовательный режим программирования кристалла, следует указать в этом поле выбора вариант use Slave Serial mode. Сразу после подтверждения выбранных значений параметров программы іМРАСТ, осуществляемого нажатием кнопки Готово (Finish) в нижней части диалоговой панели Welcome to іМРАСТ, в области расположения рабочих окон Навигатора проекта открывается новое окно, на закладке которого отображается название выбранного режима работы программы iMPACT - Slave Serial. Одновременно с этим на экран выводится диалоговая панель с заголовком Add Device, с помощью которой выбирается соответствующая конфигурационная последовательность.

При выборе требуемого файла конфигурационных данных в рабочем окне программы *iMPACT* отображается соответствующий УГО. Для загрузки конфигурационной последовательности в кристалл необходимо выделить этот УГО и выполнить команду *Program*, доступ к которой предоставляет страница *Configuration Operations* в окне *Processes Window*, меню Operations или контекстно-зависимое всплывающее меню.

Продолжение следует

© CTA-ПРЕСС