

Увеличение производительности USB в мобильных разработках

Печатается с разрешения фирмы Cypress Semiconductor (www.cypress.com)

Стив Колоковски (Steve Kolokowsky) (США)

Перевод Дмитрия Чекунова

Простой переход с интерфейса USB 1.1 на USB 2.0 не гарантирует улучшение производительности ИТ-систем. Оптимизация разработки – вот путь к максимальной производительности.

Многие системные разработчики стремятся добавить высокоскоростной (high-speed) интерфейс USB во все мобильные портативные устройства. Однако очень скоро они разочаровываются, поскольку получают лишь незначительное увеличение производительности по сравнению с полноскоростным (full-speed) USB-интерфейсом. Применение высокоскоростного USB-интерфейса в портативных или любых других устройствах с многозадачной операционной системой вызывает ряд неза-

метных на первый взгляд проблем, оказывающих влияние на производительность.

Для достижения максимальной производительности любого устройства при его проектировании должны соблюдаться следующие требования:

- правильная расстановка приоритетов. Только определив приоритет, следует переходить к дальнейшим шагам. Это может показаться очевидным, но в начале необходимо определить, что важнее – запись информации, её считывание, или, что характерно для портативных мобильных устройств, оба процесса одинаково важны;
- достоверность информации (не имея должной информации, можно потратить много времени, решая несуществующую задачу);
- параллельность и оптимизация обработки данных. Простейший способ увеличить эффективность работы системы – использовать параллельные операции. Когда все предыдущие шаги сделаны, можно перейти к оптимизации. Многие инженеры ошибочно начинают разработку с этого шага и часто решают не ту проблему.

Поскольку в мобильных портативных устройствах требуются быстрое чтение и запись, то приоритет понятен. А так как все названные требования в равной степени относятся и к чтению, и к записи, то далее будем рассматривать только процесс записи. Пройдёмся по цепочке USB-записи: данные передаются по USB в буфер интерфейсной микросхемы, далее по информаци-

онной шине (memory bus) – в буфер запоминающего устройства (рис. 1). Из буфера памяти осуществляется выборка данных и последующая запись на носитель информации (обычно через интерфейс CD/MMC во флэш-память или на жёсткий диск).

Теоретическая скорость каждого канала передачи данных, использующихся в системе, достаточно высока. Максимальная теоретическая скорость для USB составляет 53 Мб/с. Однако возможности хоста при передаче данных ограничены значением 32 Мб/с, а при приёме – 40 Мб/с. Информационная шина может работать со скоростью свыше 100 Мб/с, а для самой быстрой карты SD/MMC заявлена скорость 133X, что эквивалентно 23 Мб/с. Теоретическая максимальная скорость всей системы в целом ограничена минимальной скоростью рассмотренных интерфейсов, что составляет 23 Мб/с. Однако применение высокоскоростного USB, что называется, «в лоб» чаще всего едва позволяет достичь скорости передачи данных 1 Мб/с.

В неоптимизированной портативной разработке, где поток данных по отношению ко времени не соответствует производительности 23 Мб/с, сценарий работы примерно следующий: система ждёт USB-пакет, выполняет переключение задачи, копирует данные в память и далее переключается на задачу MMC, где осуществляется запись данных в карту MMC. Даже если операционная система (ОС), встраиваемая в разрабатываемое устройство, имеет малое время переключения задач, скажем, 100 мкс, то на приём и обработку пакета размером 512 байт потребуется два переключения задач, которые замедлят системные реакции.

В этом случае производительность в среднем зависит от длины передаваемого пакета, и её можно



Рис. 1. Диаграмма следования данных в USB-записи

представить следующим равенством:

$$512 \text{ байт}/100\text{мкс} \times 2 + \text{время_обслуживания_памяти} + \text{время_обслуживания_флэш} = \text{производительность (байт/с)}.$$

Самое интересное в этом равенстве то, что в нём не учитывается фактор USB. Связано это с тем, что USB-обмен осуществляется параллельно с передачей во флэш-память. В лучшем случае скорость передачи будет 23 Мб/с (20 мкс/пакет) для MMC и примерно 100 Мб/с (5 мкс/пакет) для шины памяти. Тогда наша производительность составит: $512 \text{ байт}/(200 \text{ мкс} + 5 \text{ мкс} + 20 \text{ мкс}) = 2,3 \text{ Мб/с}$. Наша первая оптимизация будет исключать «накладные расходы», связанные с переключением задач.

Понижение влияния ОС

Существует два способа понижения «накладных расходов» ОС: ограничить реакцию на момент начала передачи потока данных, а потом не освобождать центральный процессор (ЦП) до завершения передачи. Решить первую задачу для USB-потока можно с помощью прерывания INT от USB или с помощью установки флага FIFO. Когда подпрограмма обслуживания ISR начнёт работать, она должна запустить фоновую задачу для дальнейшего переноса данных и запретить повторное прерывание до тех пор, пока передача потока не будет завершена. Фоновая задача должна продолжать работу, даже если поступление потока данных приостанавливается. Возможны случаи, когда фоновая задача будет опережать поток USB-данных, но не следует «возвращать» ЦП операционной системе до тех пор, пока передача не завершится или не возникнет короткий тайм-аут (примерно 100 мкс). Пусть это звучит неубедительно, но вышеизложенные меры помогают повысить производительность. Для последующих входящих пакетов прерывание не нужно, поскольку встроенной ОС известно о поступлении первого пакета.

Передача данных со стороны USB уже запараллелена с работой ЦП, потому что осуществляется внешней аппаратной частью. Если ваша система позволяет использовать режим прямого доступа к памяти

(ПДП) для передачи данных в USB или в SD/MMC, вы получите значительный прирост производительности.

Передача данных большими блоками уменьшает влияние переключения задач на производительность, но формирование слишком больших блоков приведёт к обратному результату. Оценить сказанное можно проанализировав рисунок 2, который отражает следующие условия:

- блоки, передаваемые по USB, имеют размер 64 Кбит (такой размер используется ОС Windows для операций с устройствами накопления информации);
- операции с USB-памятью и SD/MMC-картой могут выполняться параллельно;
- время переключения задач составляет 200 мкс;
- в микрофрейме передаётся три USB-пакета;
- производительность SD/MMC – 66X (54 мкс/пакет);
- в случае одного переключения используется буфер размером 64 Кбит; для двух переключений – 32-килобитный буфер; для трёх переключений – 22-килобитный буфер и т.д.

Понимание потока данных USB

Зачем ускорять работу USB, если USB и так быстрее всех остальных интерфейсов вашей системы?

Одна причина в том, что USB – разделяемая шина. Остальные устройства могут затребовать огромное количество ресурсов шины. Такое возможно даже если устройства подключены напрямую к хосту. Вторая причина – в спецификации USB. По требованиям стандарта USB, хост должен посылать маркер SOF (Start Of Frame) каждые 125 мкс. Поскольку этот маркер появляется точно через 125 мкс, то хост не может начать передачу пакета около конца фрейма. Большинство контроллеров хоста следуют 80%-норме, предложенной в EHCI-спецификации, где отправляемые транзакции не планируются хостом в последние 25 мкс фрейма (спецификация доступна по адресу




Рис. 2. Зависимость скорости передачи от числа переключения задач

www.intel.com/technology/usb/ehci-spec.htm). Так как неопределённое состояние для отправляемых пакетов занимает почти 12 мкс от ресурса шины и иногда контроллеру хоста требуется 12 мкс для «защёлкивания» данных, то вы сможете передать двойной буфер лишь изредка и только в случае, если данные для отправки будут готовиться со скоростью большей, чем $1024 \text{ байт}/50 \text{ мкс} = 20 \text{ Мб/с}$.

Анализ USB-трафика

Эффективные измерения решают всё. Без правильных данных о системе можно потратить много времени, пытаясь решить задачи, не имеющие отношения к производительности. Анализ USB-шины обычно осуществляется с помощью CATC (CATC – аппаратно-программная система, предназначенная для захвата и анализа трафика USB. Подключение устройств к хосту осуществляется посредством аппаратного анализатора, информация с которого поступает в ПК для последующего анализа. – Прим. переводчика) или другого похожего анализатора шины. Анализ обслуживания MMC и информационной ши-




Рис. 3. CATC показывает три пакета на микрофрейме



Рис. 4. CATC показывает длинную паузу




Рис. 5. Правильная аппаратная конфигурация, требуемая для разрешения строковых

перемещений (memory bus) возможен с помощью осциллографа или логического анализатора. Использование CATC совместно с осциллографом или логическим анализатором может дать впечатляющие результаты.

USB-трафик прерывается каждые 125 мкс маркером SOF. Когда CATC настроен для отображения режима транзакций и показа SOF, то можно видеть, что система записывает три USB-пакета между микрофреймами (рис. 3). Это означает, что данные поступают в систему со скоростью 12 Мб/с. Однако далее появляются ещё несколько маркеров SOF до начала последующей передачи данных. Скромное отображение SOF, теперь мы видим огромный (3 мс) временной зазор в трафике через каждые 16 пакетов (рис. 4). Дальнейшее исследование показывает, что ограничения быстродействия вызваны подсистемой флэш.

Промежуток времени, занимаемый тремя пакетами на микрофрейм, составляет меньше половины возможностей хоста. Трёхмиллисекундная задержка работы системы на каждые 16 пакетов вызывает большое беспокойство, потому что это означает, что есть четыре микрофрейма с USB-трафиком и 24 микрофрейма без USB-трафика. Такая пауза возникает из-за неоптимизированного кода SD/MMC. При использовании USB 1.1-интерфейса 8 Кб за 3 мкс были достаточной скоростью, но чтобы реализо-

вать скоростные возможности интерфейса USB 2.0, код SD/MMC подлежит оптимизации (спецификация USB 2.0 доступна на сайте <http://www.usb.org>)

ОПТИМИЗАЦИЯ АППАРАТНОЙ ЧАСТИ

Команды строковых перемещений часто выполняются на порядок быстрее, чем команды, использующие указатели для «ручного» перемещения данных. Многие компиляторы автоматически используют строковые перемещения в вызовах функций типа memmove или memstr. Однако аппаратная часть для этого должна быть настроена корректно. Так, если USB для адресации FIFO использует несколько адресных выводов, то остаётся неиспользованным достаточное адресное пространство, и нижние девять (или больше) адресных линий лучше оставить неподключенными (рис. 5). Это означает, что обращение по адресу 0x0000 по-прежнему, как и 0x01FF, будет адресовать микросхему USB, однако благодаря свободным младшим адресным линиям возможны строковые перемещения.

Результат сравнения производительности 8-битного интерфейса с производительностью 16-битного может показаться очевидным. Однако если вы имеете выбор между 16 битами без ЦДП и 8 битами с ЦДП, то выбор становится менее явным. Если передача 8 бит даёт вам возможность выполнять операции передачи из USB в память и из памяти в SD/MMC параллельно, то вы получите лучшую производительность, чем обеспечивает 16-битный интерфейс без параллельной передачи, потому что устройство SD/MMC является самой медленной частью системы.

ПРАКТИЧЕСКИЕ РЕКОМЕНДАЦИИ

В то время как все системы имеют свои неповторимые особенности, у них существует достаточно много общего. Это позволяет сделать некоторые практические рекомендации. Так, если ваша аппаратная часть не поддерживает строковые перемещения, то вы можете улучшить произво-

дительность правильным кодированием программы:

```
// передача данных направления
// OUT (чтение из микросхемы USB)
// Неоптимизированная версия
Memmove_out (unsigned char
*dest, unsigned char *src, len)
{
    while (len--)
        *dest++ = *src;
}
// Оптимизированная версия
// для 512-байтной передачи
// -- Перемещения типа DWORD -
// не байтами (требуется
// выравнивание буфера
// по типу DWORD)
// -- Уменьшается количество
// условных переходов
memmove_out_512 (unsigned char
*dest, unsigned char *src)
{
    unsigned char *endPtr =
    dest+512;
    DWORD *dwdest = (DWORD *)
    dest; DWORD *dwsrc =
    (DWORD *) src;

    while (dwdest < endPtr)
    {
        dwdest[0] = *dwsrc;
// копируем 16 байт
        dwdest[1] = *dwsrc;
        dwdest[2] = *dwsrc;
        dwdest[3] = *dwsrc;

        dwdest[4] = *dwsrc;
// копируем 16 байт
        dwdest[5] = *dwsrc;
        dwdest[6] = *dwsrc;
        dwdest[7] = *dwsrc;

        dwdest += 8;
    }
}
```

Вместо использования классического перемещения строк из K в R, вы можете создать свою версию длинной блочной передачи, что даст возможность использовать некоторые ускоряющие трюки:

- развёртывание цикла в memmove_out_512;
- использование относительной адресации вместо инкремента (если это поддерживает ЦП);
- использование передачи данных длинными словами – DWORD (если поддерживает ЦП и структура буфера).



Новости мира News of the World Новости мира

Старт-комплект для Cyclone II FPGA

Старт-комплект Cyclone II FPGA фирмы Altera предлагает за 150 долл. аппаратные и программные ресурсы для разработки систем на базе FPGA в объёмных приложениях. Сюда относятся программное обеспечение разработки, базовые решения, соединительные кабели и программируемое аппаратное обеспечение. Старт-комплект поставляется с программным пакетом проектирования Quartus II Web Edition фирмы Altera geliefert. Старт-комплект включает в себя также Embedded процессор Nios II для Embedded-Designs с демонстрационными примерами и базовыми решениями.

www.altera.com

Трассировщик печатных плат

Фирма Mentor Graphics предлагает технологию трассировки, которая следует данным инженера по трассировке топологии шин и автоматически воспринимает ручной ввод АРМ-дизайнера, чтобы образовать чёткие структуры шин. Технология трассировки топологий интегрирована в ряды продуктов Expedition Enterprise и Board Station и состоит из двух приложений. Первое приложение (Topology Planner) применяется инженером для планирования и оптимизации шинной системы и суб-системных соединений на печатной плате. Topology Planner дополняет размещение компонентов и обеспечивает планирование логических цепей, данных для оптимизации характеристик и размещения.

Во втором приложении (Topology Router) производится автоматическая трассировка шинных соединений, при этом точно следуя трактам, заданным инженером. Так как шинные структуры постоянно запоминаются в банке данных проекта, печатная плата может многократно модифицироваться или использоваться в будущих проектах без необходимости проведения повторных вводов и новой трассировки шин.

Технология трассировки топологий с IV квартала 2006 г. будет предоставляться как опция Expedition-Enterprise и Board-Station-Flow.

www.mentor.com

Power-Management-схемы с четырьмя выходными напряжениями

Компания National Semiconductor выпустила на рынок две микросхемы – LP3906

и LP3905 – для управления питанием с двумя интегрированными понижающими импульсными стабилизаторами и двумя Low-Dropout-стабилизаторами напряжения (LDO). Элементы, согласно производителю, разработаны для питания Low-Power-FPGA, микропроцессоров и DSP средней производительности, которым требуется четыре напряжения. Элемент LP3906 предлагается в корпусе LLP-24 (4 × 5 мм) с тепловой защитой. Наряду с двумя понижающими импульсными стабилизаторами 1,5 А интегрировано два линейных стабилизатора 300 мА. Программирование возможно через I²C-совместимый интерфейс. Оба понижающих стабилизатора могут динамически программироваться и перекрывают диапазон выходных напряжений от 0,8 до 3,5 В при КПД до 96%. Оба линейных стабилизатора поддерживают также программируемый диапазон напряжений от 1,0 до 3,5 В.

Последовательный интерфейс для независимого управления функциями и установками элемента обеспечивает такие характеристики, как, например, динамическое управление напряжением, а также предварительную установку последовательности включения. Корпус LLP-14 микросхемы LP3905 имеет размеры 4 × 4 мм. Элемент располагает двумя интегрированными понижающими импульсными стабилизаторами 600 мА и двумя линейными стабилизаторами 150 мА. Оба типа стабилизаторов имеют либо жёсткий, либо программируемый диапазон выходных напряжений с пределами 1,0 и 3,3 В и работают, по данным производителя, с КПД до 90%. В режиме ШИМ оба стабилизатора работают с частотой коммутации 2 МГц. Диапазон выходных напряжений стабилизаторов составляет от 1,5 до 3,3 В.

www.national.com

CMOS-формирователь видеосигналов с разрешением 2400 dpi

Фирма AMI Semiconductor заявляет о CMOS-формирователе видеосигналов с максимальным разрешением 2400 dpi. AMIS-722402 позволяет выбирать разрешения 2400, 1200, 600 или 300 dpi. Созданный на базе собственной технологии CMOS-формирователей видеосигналов фирмы AMI Semiconductors отдельный формирователь содержит точно 1376 активных пикселей, выходной усилитель, Power-Down-схемы и обладает способностью параллельной передачи. Формирователи могут без ограничений наращиваться

на печатной плате, образуя модуль формирования видеосигналов. AMIS-722402 обладает рядом особых характеристик: содержит схемы компенсации смещения от пиксела к пикселу, которая снижает Fixed Pattern Noise (FPN) и смещения усилителей, и одновременно улучшает оптическую линейность, а также снижает чувствительность к шумам. Параллельный контур интегрирования, передачи и останова оптимизирует характеристики реагирования формирователя, когда считывание датчика происходит одновременно с падением света. AMIS-722402 работает с напряжением питания 3,3 В и содержит Power-Down-схему, которая минимизирует потребляемый ток при каскадном включении нескольких формирователей в массив обработки изображений.

www.amis.com

Первый в мире двоянный 14-разрядный АЦП со скоростью 105 MSps

Корпорация National Semiconductor недавно анонсировала свой новый АЦП ADC14DS105, который, по словам представителей компании, является первым в мире серийным 14-разрядным двоянным АЦП с входной полосой пропускания 1 ГГц и последовательными LVDS-выходами. Он был разработан для использования в различных измерительных приборах, а также для работы с изображениями.

Обеспечивая скорость 105 MSps, этот преобразователь возглавляет новое семейство микросхем, включающее 16- и 12-разрядные АЦП. Разработанное с применением конвейерной архитектуры и 0,18-микронной КМОП-технологии, это семейство характеризуется низкими погрешностями и шумом при частоте 240 МГц и более высоких промежуточных частотах. При 240 МГц соотношение между уровнями сигнала и шума составляет в среднем 72 дБ, а SFDR 83 дБ.

Устройства нового семейства АЦП со скоростями от 65 до 105 MSps могут иметь параллельные КМОП или последовательные LVDS выходы. Выходы LVDS уменьшают шум системы, сокращая количество контактов ввода-вывода.

Сдвоенные модели АЦП оснащены бесвинцовыми 60-контактными безвыводными корпусами LLP, а одиночные – 32-контактными корпусами.

Пока доступны только опытные образцы микросхем. Массовое производство должно начаться в 2007 г.

www.e7e.ru