# Современные 32-разрядные ARM-микроконтроллеры серии STM32: последовательный интерфейс SPI

Олег Вальпа (г. Миасс, Челябинская обл.)

Приведено описание последовательного интерфейса SPI 32-разрядных ARM-микроконтроллеров серии STM32 от компании STMicroelectronics. Рассмотрена архитектура, состав и назначение регистров конфигурирования SPI, а также предложены примеры программ для его инициализации и работы.

#### Введение

Интерфейс SPI (Serial Peripheral Interface – последовательный периферийный интерфейс) является высокоскоростным синхронным последовательным интерфейсом. Он обеспечивает обмен данными между микроконтроллером и различными периферийными устройствами, такими как АЦП, ЦАП, цифровые потенциометры, карты памяти, другие микросхемы и микроконтроллеры.

#### Описание интерфейса SPI

Микроконтроллер STM32 [1] содержит два интерфейса SPI, которые обе-

спечивают передачу данных на частотах до 18 МГц. Один интерфейс SPI расположен на низкоскоростной шине APB1, работающей на тактовой частоте до 36 МГц, а другой – на высокоскоростной шине периферийных устройств APB2, которая работает на тактовой частоте до 72 МГц. Для увеличения эффективности передачи данных в микроконтроллере выделено два канала DMA.

По интерфейсу SPI можно связать ведущий микроконтроллер с одним или несколькими ведомыми устройствами. Схема подключения устройств по интерфейсу SPI показана на рисунке 1.

Одно из устройств должно быть определено ведущим (мастер), а остальные – ведомыми (подчинённые). Связь между устройствами осуществляется с помощью следующих линий связи:

- MOSI выход данных для ведущего или вход данных для ведомого устройства;
- MISO вход данных для ведущего или выход данных для ведомого устройства;
- SCK сигнал общей синхронизации интерфейса.

Кроме того, ведущее устройство формирует один или несколько сигналов SS (slave select) для выбора ведомых устройств. При этом количество формируемых сигналов соответствует количеству ведомых устройств.

На рисунке 2 приведена функциональная схема интерфейса SPI для двух подключённых друг к другу устройств, одно из которых определено как ведущее, а второе – как ведомое.

Как видно из этой функциональной схемы, передача данных осуществляется посредством линий MOSI и MISO. Сдвиговые регистры ведущего и ведомого устройства объединяются линиями связи в единый сдвиговый регистр. Процессом передачи данных управляет ведущее устройство (мастер), формируя одновременно тактовые импульсы через линию SCK. Одновременно с передачей данных от ведущего к ведомому устройству, происходит приём данных ведущим устройством от ведомого по кольцу. Таким образом, за один полный цикл сдвига всех разрядов регистра происходит обмен данными между двумя устройствами.

Существует четыре режима передачи данных по SPI, которые определяются полярностью и фазой тактового сигнала. Отличие режимов заключается в том, что активным уровнем сигнала синхронизации может быть единичный или нулевой потенциал, а запись данных может производиться по фронту или спаду импульса данного синхросигнала. Эти режимы интерфейса обозначаются цифрами 0, 1, 2 и 3. На рисунке 3 – диаграмма всех перечисленных режимов работы интерфейса SPI.




Рис. 1. Схема подключения устройств по интерфейсу SPI




Рис. 2. Функциональная схема интерфейса SPI

Микроконтроллер STM32 позволяет для каждого интерфейса SPI задать полярность и фазу тактового сигнала, определяя тем самым режим его работы. Кроме того, для микроконтроллера можно установить формат передачи данных 8-разрядными или 16-разрядными словами и определить порядок передачи данных – старшим или младшим битом вперёд. Это позволяет микроконтроллеру с помощью обоих интерфейсов SPI обмениваться информацией с любыми другими SPI-устройствами.

#### **А**РХИТЕКТУРА **SPI**

Рассмотрим внутреннюю архитектуру SPI микроконтроллера STM32, которая представлена на рисунке 4.

Регистр сдвига представляет собой основной регистр, через который передаются и принимаются данные. Если интерфейс SPI работает в режиме ведущего устройства, то вход этого сдвигового регистра соединён с выводом MISO, а выход – с выводом MOSI. В режиме ведомого устройства происходит обратное переключение, которое регулирует блок управления.

Для передачи данных их необходимо записать в регистр передатчика. Принятые данные читаются из регистра приёмника. Для программы существует один регистр с именем SPI\_DR. При чтении этого регистра происходит обращение к регистру приёмника, а при записи – к регистру передатчика.

Скорость обмена по SPI определяет блок генератора скорости, который задаёт частоту следования тактовых импульсов. Для этого предназначены разряды BR0, BR1 и BR2 регистра SPI\_CR1. Три разряда предполагают наличие восьми значений скорости. Таким образом, скорость обмена данными по интерфейсу SPI для микроконтроллера STM32 с тактовой частотой 24 МГц может изменяться от 24 МГц/2=12 Мбод до 24 МГц/8=3 Мбод.

Вывод NSS (Negativ Slave Select) предназначен для выбора ведомого устройства. Этот сигнал можно установить программно или аппаратно. Функциональная схема формирования сигнала NSS отображена на рисунке 5.

На этой схеме показано формирование сигнала управления NSS Internal из внешнего сигнала NSS external ріп или программного сигнала SSI bit. Выбор источника сигнала NSS производится с помощью программного разряда SSM. Разряды SSM и SSI принадлежат регистру управления SPI CR1.




Рис. 3. Диаграмма режимов работы интерфейса SPI




Рис. 4. Архитектура SPI микроконтроллера STM32

Использование сигнала NSS для работы в режиме ведущего устройства имеет специфические особенности. Чтобы интерфейс SPI оставался в режиме мастера, необходимо удерживать сигнал NSS Internal в состоянии логической единицы. Если сигнал NSS Internal станет равным нулю, интерфейс сразу перейдёт в режим ведомого устройства. Данная особенность применяется для организации мультимастерных систем, в которых арбитр может управлять сиг-

налом NSS через внешний вывод. Изменение уровня сигнала на этом выводе с логической единицы на уровень логического нуля позволяет переключать интерфейс между режимами ведущего и ведомого устройства.

Если мультимастерный режим не требуется, следует программно блокировать этот вывод, записав логическую единицу в разряды SSI и SSM. После чего данный вывод можно использовать по другому назначению.




Рис. 5. Функциональная схема формирования сигнала NSS

В режиме мастера можно сконфигурировать вывод NSS для аппаратной подачи сигнала SS ведомому устройству. Для этого используется разряд SSOE регистра SPI CR2.

Для организации высокоскоростного обмена данными каждый SPI-интерфейс содержит два канала DMA. Один канал DMA предназначен для передачи данных, а второй – для сохранения принимаемых данных в памяти микроконтроллера. Использование DMA позволяет обмениваться данными на высокой скорости в двух направлениях под аппаратным управлением.

Кроме стандартных функций, интерфейс SPI микроконтроллера STM32 содержит два аппаратных блока вычисления циклического избыточного кода СRC. Один блок СRC используется для передаваемых данных, а второй – для принимаемых данных. Оба блока могут вычислять циклический избыточный код для 8- и 16-битных данных. Эта функция особенно необходима при подключении к SPI карт памяти типа ММС или SD. Схема подключения карты памяти к микроконтроллеру через интерфейс SPI приведена на рисунке 6.

На этой схеме также показано расположение контактов на карте памяти и их назначение.

#### Описание регистров

Для работы с интерфейсом SPI в микроконтроллере STM32 имеются специальные регистры. Формат этих регистров с названием входящих в них разрядов представлен в таблице.

Рассмотрим регистры, необходимые для работы SPI. К ним относятся:

- SPI\_CR1 первый управляющий регистр;
- SPI\_CR2 второй управляющий регистр;
- SPI SR регистр статуса;
- SPI DR регистр данных;
- SPI\_CRCPR регистр, содержащий полином для вычисления CRC;




Рис. 6. Схема подключения карты памяти

- SPI\_RXCRCR регистр, содержащий CRC принятых данных;
- SPI\_TXCRCR регистр, содержащий CRC передаваемых данных.

Некоторые из этих регистров используются для работы в режиме I<sup>2</sup>S.

Регистр SPI\_CR1 является первым управляющим регистром интерфейса SPI. Он имеет следующие управляющие разряды:

- 0 СРНА задаёт фазу тактового сигнала;
- 1 CPOL устанавливает полярность тактового сигнала;
- 2 MSTR назначает режим работы интерфейса (0 ведомый, 1 ведущий);
- 5...3 0BR [2:0] задают скорость обмена (000 fPCLK/2, 001 fPCLK/4, 010 fPCLK/8, 011 fPCLK/16, 100 fPCLK/32, 101 fPCLK/64, 110 fPCLK/128, 111 fPCLK/256);
- 6 SPE управляет интерфейсом (0 отключает, 1 – включает);
- 7 LSBFIRST задаёт направление передачи (0 младшим разрядом вперёд,
   1 старшим разрядом вперёд);
- 8 SSI определяет значение NSS при SSM=1;
- 9 SSM выбирает источник сигнала NSS (0 – с внешнего вывода, 1 – программно от разряда SSI);
- 10 RX ONLY совместно с битом BIDIMODE определяет направление передачи в однонаправленном режиме;
- 11 DFF определяет формат данных (0–8 бит, 1–16 бит);
- 12 CRCNEXT управляет передачей кода CRC (0 – данные, 1 – CRC);
- 13 CRCEN регулирует аппаратное вычисление CRC (0 запрещено, 1 разрешено). Для корректной операции этот бит должен записываться только при отключённом интерфейсе SPI, когда SPE = 0;
- 14 BIDIOE совместно с битом BIDIMODE управляет двунаправленным режимом работы интерфейса (0 – приём, 1 – передача);
- 15 BIDIMODE управляет двунаправленным режимом работы интерфейса

(0 – двухпроводный однонаправленный режим, 1 – однопроводной двунаправленный режим).

SPI\_CR2 является вторым управляющим регистром интерфейса SPI и имеет следующие разряды, которые управляют:

- 0 RXDMAEN запросом DMA для приёмника (0 – запрещает, 1 – разрешает):
- 1 TXDMAEN запросом DMA для передатчика (0 запрещает, 1 разрешает);
- 2 SSOE сигналом NSS в режиме мастера (0 – запрещает, 1 – разрешает):
- 4...3 зарезервированы;
- 5 ERRIE прерыванием в случае ошибки (0-запрещает 1-разрешает);
- 6 RXNEIE прерыванием приёма данных (0-запрещает 1-разрешает);
- 7 ТХЕІЕ управляет прерыванием передачи данных (0-запрещает 1-разрешает);
- 15...8 зарезервированы. Регистр статуса SPI\_SR включает в себя следующие разряды:
- 0 RXNE устанавливается, если в буфере приёмника есть принятые данные;
- 1 ТХЕ устанавливается, если буфер передатчика пуст и готов принять новые данные;
- 2, 3 зарезервированы;
- 4 CRCERR устанавливается при ошибке CRC при приёме данных;
- 5 MODF устанавливается, когда в режиме мастера к сигналу NSS прикладывается низкий потенциал;
- 6 OVR флаг переполнения, устанавливается при приёме новых данных, если предыдущие не были прочитаны;
- 7 BSY флаг занятости, устанавливается, если интерфейс занят обменом данных или буфер данных передатчика не пустой.

Регистр данных SPI\_DR состоит из 16 разрядов данных. В этот регистр данные записываются для передачи и читаются из него при приёме.

Регистры SPI\_CRCPR, SPI\_RXCRCR и SPI\_TXCRCR используются для вычисления контрольной суммы CRC для обнаружения ошибок при приёме и передаче данных.

Более подробное описание назначения всех регистров USART и их разрядов можно найти в источнике [2].

### **Программирование SPI**

Рассмотрим процедуры инициализации и работы с интерфейсом SPI.

Для настройки интерфейса SPI в режим ведущего устройства необходимо выполнить следующие действия:

- 1. Задать скорость обмена с помощью разрядов BR [2:0] регистра SPI\_CR1.
- 2. Задать полярность и фазу тактового сигнала с помощью разрядов CPOL и CPHA регистра SPI CR1.
- 3. Задать формат данных (8 или 16 бит) с помощью разряда DFF регистра SPI CR1.
- 4. Задать направление передачи данных (первым или последним битом вперёд) с помощью разряда LSBFIRST регистра SPI CR1.
- 5. Если вывод NSS будет использоваться для выбора устройства, следу-

#### Формат регистров интерфейса SPI

Сдвиг	Регистр	31 30 22 23 24 25 25 27 27 27 27 27 27 27 27 27 27 27 27 27	5 5	14	13	12	Ξ	2	6	<b>∞</b>	7	9	വ	4	က	7		>
0×00	SPI_CR1	Резерв	BIDMODE	BIDIOE	CRCEN	CRCNEXT	DFF	RXONLY	SSM	SSI	LSBFIRST	SPE	불 BR[2:0]			MSTR	CPUL	בובס
	Исх. значение		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 0	)
0×04	SPI_CR2	Резерв								TXEE	RXNEIE	ERRIE	Dosone	Leseps	SSDE	DVDMAEN	איזאואועעע	
	Исх. значение										0	0	0			0	0 0	)
0×08	SPI_CR	Резерв									BSY	OVR	MODE	CRCERR	Pesena		DVNE	אוערו
	Исх. значение										0	0	0	0			1 (	)
0 × 0C	SPI_DR	Резерв	DR[15:0]															
	Исх. значение	гезерв	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 0	)
0×10	SPI_CRCPR	Decemb	CRCPOLY[15:0]															
	Исх. значение	Резерв	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1 1	7
0×14	SPI_RXCRCR	D	RXCRC[15:0]															
	Исх. значение	Резерв	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 0	)
0×18	SPI_TXCRRCR	Decemb	TXCRC[15:0]															
	Исх. значение	Резерв	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 0	)

ет установить разряд SSOE регистра SPI CR1.

6. Установить разряды MSTR и SPE регистра SPI\_CR1 для перевода интерфейса SPI в режим ведущего и его включения.

В листинге 1 приведена функция инициализации интерфейса SPI в соответствии с описанным выше алгоритмом.

После вызова и выполнения данной функции настройка интерфейса будет завершена. Для передачи данных через

```
Листинг 1
void Init SPI(void)
// Включение тактирования
// Включить тактирование альтернативных функций
RCC->APB2ENR |= RCC_APB2ENR_AFIOEN;
// Включить тактирование порта А
RCC->APB2ENR |= RCC APB2ENR IOPAEN;
// Настройка выводов согласно выполняемым функциям:
// Вывод управления NSS: выход двухтактный, общего назначения, 50 МГц
GPIOA->CRL
           |= GPIO CRL MODE4;
GPIOA->CRL &= ~GPIO_CRL_CNF4;
GPIOA->BSRR = GPIO_BSRR_BS4;
// Вывод SCK: выход двухтактный, альтернативная функция, 50 МГц
           |= GPIO_CRL_MODE5;
GPIOA->CRL
GPIOA->CRL
            &= ~GPIO_CRL_CNF5;
GPIOA->CRL |= GPIO CRL CNF5 1;
// Вывод MISO: вход цифровой с подтягивающим резистором, подтяжка к плюсу
GPIOA->CRL &= ~GPIO_CRL_MODE6;
GPIOA->CRL &= ~GPIO_CRL_CNF6;
GPIOA->CRL |= GPIO CRL CNF6 1;
GPIOA->BSRR
              GPIO_BSRR_BS6;
// Вывод MOSI: выход двухтактный, альтернативная функция, 50 МГц
GPIOA->CRL |= GPIO CRL MODE7:
GPIOA->CRL &= ~GPIO_CRL_CNF7;
GPIOA->CRL |= GPIO_CRL_CNF7_1;
// Настройка SPI
RCC->APB2ENR |= RCC_APB2ENR_SPI1EN; // Включить тактирование
SPI1->CR1 = 0x0000; // Очистить первый управляющий регистр
SPI1->CR1 |= SPI_CR1_DFF // Butl1 Popmat gahhbix 0-86ut 1-166ut
SPII->CRI |= SPI_CRI_SSM; // Бит9 SSM - выбирает источник сигнала NSS (0 - с внешнего вывода, 1 - программно);
SPI1->CR1 |= SPI_CR1_SSI; // But8 SSI - если SSM = 1 определяет значение NSS;
SPI1->CR1 |= SPI CR1 LSBFIRST; // Вит7 LSBFIRST - задаёт способ передачи (0 - старшим, 1 - младшим разрядом вперёд);
SPI1->CR1 |= SPI_CR1_SPE; // Вит6 SPE - работа SPI (1 - вкл. 0 - откл.)
Вит3-5 BR[2:0] - делитель скорости обмена fPCLK/x (000:2, 001:4, 010:8, 011:16, 100:32, 101:64, 110:128, 111:256)
SPI1->CR1 |= SPI CR1 BR 0 | SPI CR1 BR 1 | SPI CR1 BR 2; // Задать скорость fPCLK/x
SPI1->CR1 |= SPI_CR1_MSTR; // MSTR - делает модуль ведущим(1)/ведомым(0);
SPI1->CR1 |= SPI_CR1_CPOL; // CPOL - задаёт полярность тактового сигнала;
SPI1->CR1 |= SPI_CR1_CPHA; // CPHA - задаёт фазу тактового сигнала 0-\ 1-/;
SPI1->CR2 = 0x0000; // Очистить второй управляющий регистр
```

интерфейс SPI необходимо загрузить передаваемые данные в регистр SPI\_DR. Эта процедура выполняется с помощью команды:

 $SPI1->DR = data_tx;//3агрузить дан$ ные в регистр для передачи через SPI.

Окончание передачи контролируется проверкой разряда TXE регистра SPI\_SR: wbile (!(SPI1->SR & SPI\_SR\_TXE)); // Ожидание окончания передачи.

Одновременно с передачей происходит приём данных в регистр SPI\_DR. Принятые данные считываются из регистра данных с помощью команды: data\_rx = SPI1->DR; // Считать принятые данные

Для проверки работоспособности интерфейса SPI в режиме мастера достаточно соединить выводы MISO и MOSI между собой и сравнить переданные данные с полученными. Если они совпадают, это значит, что интерфейс работает правильно.

Перед передачей и приёмом данных необходимо сформировать сигналы выбора для того устройства, с которым будет производиться обмен. Если ведомое устройство одно, то можно использовать сигнал выбора NSS. Если же ведомых устройств несколько, то придётся для каждого из них формировать индивидуальный сигнал выбора. В качестве источников таких сигналов могут выступать свободные выводы портов GPIO.

Например, если для формирования сигнала выбора используется вывод

порта A4, то активация и дезактивация данного сигнала осуществляется с помощью следующих команд:

GPIOA->BSRR =  $GPIO\_BSRR\_BR4$ ; // Установить сигнал выбора SS (A4) = 0.

*GPIOA->BSRR* = *GPIO\_BSRR\_BS4;* // Установить сигнал выбора SS (A4) = 1.

Между этими командами следует расположить описанные выше команды передачи и чтения через интерфейс.

### Литература

- 1. https://www.st.com.
- 2. http://www.st.com/web/en/resource/technical/document/reference\_manual/CD00246267.pdf.

# Новости мира News of the World Новости мира

# Рынок ЖК-телевизоров в 2014 г. покажет почти 5% рост

Аналитики Digitimes Research опубликовали прогноз по глобальному рынку жидкокристаллических телевизоров на 2014 г.

Сообщается, что объём поставок телевизионных ЖК-панелей достигнет 213 млн шт. Это будет соответствовать увеличению продаж на 4,6% по сравнению с 2013 г. Основными катализаторами роста станут развивающиеся регионы, где старые телевизоры постепенно меняются на новые. Сыграет свою роль и предстоящий чемпионат мира по футболу (2014 FIFA World Cup), финальный турнир которого пройдёт с 12 июня по 13 июля в Бразилии.

Крупнейшим поставщиком ЖК-телевизоров в 2014 г., по прогнозам, станет Samsung Electronics с 45 млн отгруженных панелей. Второе место займёт LG Electronics с результатом 29,5 млн шт.

Японские компании Sony, Toshiba, Panasonic и Sharp, по мнению аналитиков, реализуют соответственно 12, 5, 9, 8 и 7,5 млн ЖК-телевизоров.

Ведущим китайским поставщиком станет TCL с 15 млн реализованных панелей. Далее последуют Hisense (12 млн), Skyworth (9,5 млн), Konka (6,8 млн), Changhong (6,2 млн) и Haier (6,2 млн).

В целом южнокорейские, китайские и японские вендоры займут в 2014 г. соответственно 35,2, 26,3 и 17,4% мирового рынка жидкокристаллических телевизоров.

http://www.digitimes.com

## «Микран» вошёл в 30 лучших инновационных компаний

Опубликован национальный рейтинг высокотехнологичных быстроразвивающихся компаний «ТехУспех». Статус Томска как инновационного центра поддержало сразу два предприятия: НПФ «Микран» и группа компаний «Инком». «Микран» впервые попал в конкурсный отбор и сразу вошёл в 30 быстроразвивающихся высокотехнологичных компаний страны.

Рейтинг подготовлен Российской венчурной компанией, Ассоциацией иннова-

ционных регионов России (АИРР) и Внешэкономбанком. Организаторы в начале ноября определили рейтинг компаний-победителей. Методологию отбора, соответствующую мировым стандартам, создала крупнейшая аудиторско-консалтинговая компания PricewaterhouseCoopers.

На фоне рецессии в традиционных секторах экономики участники рейтинга, делающие бизнес на инновациях, продемонстрировали рост выручки в среднем на 75% в год. Доля новой продукции в выручке у предприятий рейтинга в среднем составила 53%. Средний уровень затрат на НИОКР – 7%, а на техинновации – 15%.

Предложение поучаствовать в рейтинге руководство НПФ «Микран» получило от представителей Фонда Бортника (неофициальное название Фонда содействия развитию малых форм предприятий в научнотехнической сфере). «Микран» сотрудничает с Фондом с 2003 г. В том числе при его поддержке предприятие прошло путь от небольшой фирмы до крупной компании.

www.micran.ru