Эффективное использование высокоскоростных правил в Cadence® Allegro® PCB Editor

Анатолий Сергеев (Москва)

От того, как настроен проект топологии перед размещением и трассировкой, зависит эффективность использования системы контроля высокоскоростных ограничений Constraint Manager. Эта система является частью САПР печатных плат верхнего уровня Cadence® Allegro® и на сегодняшней день является одной из самых мощных и востребованных у разработчиков быстродействующей электроники.

Главной целью предварительной настройки проекта перед использованием высокоскоростных ограничений в Constraint Manager является создание так называемых расширенных цепей (Xnets). В терминологии программы Xnet (extended net) - это цепь, состоящая из группы последовательно соединённых дискретных элементов на пути от источника к приёмнику сигнала. На рисунке 1 показан пример расширенной цепи на схеме в OrCAD Capture и плате в PCB Editor.

Всего можно выделить пять основных шагов по настройке проекта:

- 1. Определение количества слоев, порядка их следования и свойств материалов.
- 2. Задание напряжения для цепей питания и земли.
- 3. Указание класса устройств.
- 4. Указание типа выволов.
- 5. Назначение сигнальных моделей компонентам высокоскоростных пепей.

От того, как точно разработчик в Саdence Allegro прошёл эти пять основных этапов, в конечном счете зависит качество и быстрота проектирования. Любые ошибки и недочёты в настройке могут привести к множествам проблем на других этапах работы. Этих неприятностей можно избежать, если правильно подготовить библиотеки компонентов. Все вышеперечисленные шаги можно выполнить вручную через соответствующие меню программы либо с помощью специального помощника - Setup Advisor. Рассмотрим более подробно каждый этап настройки.

Стек слоёв печатной платы может быть настроен через меню Setup - Crosssection или нажатием на кнопку 🗯 на панели инструментов (см. рис. 2).

Описание типовых стеков удобно хранить в специальных технологических файлах. Каждый такой файл имеет расширение .tcf и может быть создан или загружен в текущую базу проекта с помощью меню File - Export/Import -Techfile соответственно. Помимо информации о слоях платы технологический файл может содержать в себе данные о настройках правил проектирования, пользовательских свойствах и единицах измерения в проекте. В компании на общем сервере может быть настроена целая библиотека точных технологических файлов, которые можно использовать в качестве шаблонов для разных плат. Путь к библиотеке файлов данного типа указывается через переменную techpath в меню Setup - User Preferences, категория Paths - Library. От точности описания стека слоёв зависит то, как будет рассчитываться абсолютная и относительная задержка сигналов, импеданс, а также точность работы калькулятора дифференциальных пар. При нажатии правой кнопки мыши в любом месте таблицы появится возмож-



Рис. 1. Пример расширенной цепи (Xnet)

64

ность добавить новый слой с индивидуальными характеристиками материала. Библиотеки материалов хранятся в отдельном файле под названием materials.dat и задаются через переменную materialpath. Если включить опцию Show Single Impedance, расположенную в правом нижнем углу окна настройки стека слоев, то можно будет провести оценочный расчёт импеданса для проводников на каждом сигнальном слое. При изменении толщины проводника или характеристик материалов изменится значение импеданса и, напротив, если поменять значение импеданса, то изменится значение толщины проводника. Этот показатель никак не влияет на работу системы ограничений Constraint Manager и может использоваться как ориентировочный. Вторая опция в нижнем правом углу данного окна - Show Diff Impedance позволяет анализировать импеданс дифференциальной пары на выбранном слое. Можно рассчитать импеданс для стандартной и тандемной пары – это зависит от установки в столбце Coupling Type. EDGE - проводники дифференциальной пары расположены на одном слое, BROADSIDE - на соседних слоях. Варьируя шириной и толщиной проводников, можно получить искомое значение дифференциального импеданса. При попытке изменить само это значение, программа предложит выбрать одно из двух - изменить ширину проводников в паре или их толщину (см. рис. 3). Как и в случае с импедансом одиночной трассы значение дифференциального импеданса является здесь оценочной величиной и не влияет на установку правил проектирования.

Следующим этапом в настройке базы данных проекта является описание силовых цепей питания и заземления. Данные цепи рассматриваются программой как цепи постоянного тока (DC net), у каждой из которых должно быть задано точное значение напряжения. Это значение присваивается с помощью свойства VOLTAGE. Данное свойство позволяет согласовать сигнальные цепи через нагрузку с цепями постоянного тока. Присвоить значение напряжения лля цепей питания и заземления

1	Subclass Name	Туре	1	Material		Thickness (MM)	Conductivity (mho/cm)	Dielectric Constant	Loss Tangent	Negative Artwork	Shield	Width (MM)	Impedance (ohm)
Ť		SUBFACE		AIB				1	0			1	
2	TOP	CONDUCTOR	-	COPPER	-	0.018	595900	4.5	0			0.1300	55.967
3		DIELECTRIC	-	FB-4	-	0.101	0	4.5	0.035				
1	GND1	PLANE	-	COPPER	-	0.035	595900	4.5	0.035		×		
5		DIELECTRIC	-	FR-4	-	0.2	0	4.5	0.035				
5	IN1	CONDUCTOR	-	COPPER	+	0.018	595900	4.5	0.035			0.1300	54.218
7		DIELECTRIC	-	FR-4	-	0.2	0	4.5	0.035				
	GND2	PLANE	-	COPPER	+	0.035	595900	4.5	0.035		×		
T		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
1	IN2	CONDUCTOR	-	COPPER	-	0.018	595900	4.5	0.035		78	0.1300	42.806
		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
2	GP1	PLANE	-	COPPER	-	0.035	595900	4.5	0.035		×		
		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
t	IN3	CONDUCTOR	-	COPPER	-	0.018	595900	4.5	0.035			0.1300	42.806
t		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
	GP2	PLANE	-	COPPER	-	0.035	595900	4.5	0.035		×		
T		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
	IN4	CONDUCTOR	-	COPPER	-	0.018	595900	4.5	0.035		78	0.1300	42.806
		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
	GP3	PLANE	-	COPPER	-	0.035	595900	4.5	0.035		×		
T		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
	IN5	CONDUCTOR	-	COPPER	-	0.018	595900	4.5	0.035			0.1300	42.806
		DIELECTRIC	-	FR-4	+	0.127	0	4.5	0.035				
	GP4	PLANE	-	COPPER	-	0.035	595900	4.5	0.035		×		
5		DIELECTRIC	-	FR-4	-	0.127	0	4.5	0.035				
5	IN6	CONDUCTOR	-	COPPER	-	0.018	595900	4.5	0.035		22	0.1300	42.806
T			100) I
ot	al Thickness: 2.967 MM	Layer Type	Materia ALL	al Field	I to S kness	et Value to	Set Update I	Fields					✓ Show Single Imped ☐ Show Diff Impedane

Рис. 2. Окно редактора стека слоёв печатной платы в Allegro PCB Editor

можно через меню Logic – Identify DC Nets. Обратите внимание, программа автоматически помещает в начало списка цепи с подходящими наименованиями (см. рис. 4) в случаях, если:

- присутствуют стандартные обозначения в именах, такие как VCC, GND, VEE или VTT;
- цепь содержит значение напряжения, например 5 В;
- цепь соединяется с выводами типа POWER или GROUND.

В окне Identify DC Nets соответствующим цепям присваивается значение для свойства VOLTAGE, которое

65



Рис. 3. Расчёт дифференциального импеданса в окне редактора стека слоёв Allegro PCB Editor



Рис. 4. Окно Identify DC Nets

также является ключевым для описания расширенных цепей. В дополнение к этому присваивается свойство RATSNEST_SCHEDULE со значением POWER_AND_GROUND. Это означает, что для данной цепи на плате не будут отражаться предтрассировочные линии связи. Свойство RATSNEST_SCHEDULE можно отключить через меню Edit – Properties или Edit – Net Properties (включает Constraint Manager).

После того как стек слоев определён и назначено свойство VOLTAGE для питающих цепей, необходимо назначить класс устройствам на плате через специальное свойство CLASS. Поддерживаются три основных класса: ІС - для активных компонентов, Ю - для разъемов и DISCRETE - для пассивных компонентов. Данная информация может храниться в библиотеках соответствующих устройств. В этом случае данный шаг в настройке проекта можно пропустить. Правильная идентификация расширенных цепей зависит от того, указано ли свойство CLASS для резисторов, конденсаторов и индуктивностей со значением DISCRETE. Чтобы проверить класс для всех компонентов на плате можно воспользоваться стандартным отчетом Bill of Materials через меню Tools - Reports. Если в качестве схемного редактора используется Allegro Design Entry CIS (OrCAD Capture CIS), то свойство CLASS удобнее всего назначить через базу данных CIS, выделив для него отдельный столбец с полями значений. Впоследствии оно будет передано на плату в PCB Editor через стандартный файл с описанием компонентов pstchip.dat. Это самый верный способ избежать дополнительных настроек перед использованием высокоскоростных правил проектирования.

В РСВ Editor назначить нужный класс вручную для каждого компонента можно через меню Logic – Part Logic (см. рис. 5).

В появившемся окне в секции Part Selection Area выберите нужный компонент. при этом в нижней части окна в секции Part Modification Area появится возможность присвоить соответствующий класс и ряд других свойств. Переключатель Sort By позволяет отсортировать компоненты в списке по типу устройства и по позиционному обозначению, для удобства можно задать фильтр через RefDes/Device Filter. Необходимо обратить внимание, что меню Logic - Part Logic станет доступным, если включить переменную logic_edit_enabled через диалоговое окно Setup - User Preferences в категории Logic.

Четвёртый шаг в настройке базы данных проекта – это указание кода для выводов компонентов. Этот код указывается через свойство PINUSE, которое есть у каждого компонента на схеме и плате. Данное свойство не менее важно, как и класс устройства, поскольку позволяет программе определять выводы источников и выводы приёмников сиг-

66

нала, а также выводы дискретных компонентов. Это оказывает решающее воздействие на передачу топологии цепи в программу для анализа целостности сигнала Allegro PCB SI Signal Explorer. Как и в случае со свойством CLASS, PINUSE лучше всего задавать на уровне базы данных CIS либо на уровне библиотеки компонента. Для правильного определения расширенных цепей у всех дискретных компонентов PINUSE должно иметь значение UNSPEC.

Значение для свойства PINUSE может быть задано в проекте топологии в редакторе Allegro PCB SI через меню Logic – Pin Type. Принцип работы здесь такой же, как и при работе с меню Logic – Part Logic. Меню Logic – Pin Type доступно только пользователям OrCAD/ Allegro PCB SI (см. рис. 6).

Завершающим этапом в настройке расширенных цепей для использования их в Constraint Manager и при анализе целостности сигналов является назначение сигнальных ESpice моделей для пассивных компонентов на плате. Если эти модели не назначены, то Xnets созданы не будут. Для быстрого создания и назначения ESpice моделей дискретным компонентам можно воспользоваться меню Analyze – Model Assignment (см. рис. 7), которое доступно в PCB Editor.

В появившемся окне достаточно нажать на кнопку Auto Setup, чтобы ESpice модели были присвоены всем дискретным компонентам, которые удовлетворяют следующим условиям:

- имеют дискретный класс устройств (CLASS=DISCRETE);
- имеют не нулевое значение у свойства VALUE;
- ещё не имеют ESpice модели.

В зависимости от позиционного обозначения и значения VALUE модели резистора, конденсатора или индуктивности будут созданы и присвоены соответствующему компоненту на плате. Именно поэтому так важно на ранних этапах указывать значения для VALUE и CLASS.

ESpice модели будут храниться в базе проекта и в специальном файле devices.dml. Эти сигнальные модели для дискретных компонентов позволят PCB Editor или PCB SI распознать расширенные цепи, которые проходят через данные дискретные устройства или соединяются через них с питающими цепями. При этом у дискретных компонентов появляется дополнительное свойство SIGNAL_MODEL, содержащее ссылку на конкретную сигналь-



Рис. 5. Назначение класса устройств через меню Logic - Part Logic



Рис. 6. Установка свойства PINUSE для выводов компонентов в меню Logic – Pin Type в редакторе Allegro PCB SI



Рис. 7. Назначение сигнальных моделей компонентам через меню Analyze – Model Assignment



Рис. 8. Окно помощника по настройке проекта в Allegro PCB Editor

Show Bu	ises	Show Diff Pairs	
Knet Filter:	×		_
	Net DB7		•
	Net DB8		_
-0	Net DB9		
	Net DB10		_
	Net DB11		
	Net DB12		
	Net DB13		
	Sant DDR2_A0		
	Shet DDR2_A1		
	Xnet DDR2_A2		
- 🗸	Xnet DDR2_A3		
	Xnet DDR2_A4		
-0	Xnet DDR2_A5		-
	* V 10000 10		
	Import Xnets/N	ets to be Selected	
	Export Selec	ted Xnets/Nets	
T Include (Coupled Xnets	List Coupled Xn	ets

Рис. 9. Панель SI Design Setup Wizard для выбора высокоскоростных цепей

	Voltage	Net Name
).75VREF	0.75 V 🔺	1.2V
).9VREF	0.9V	
1.0V	1V	
1.5V	1.5 V	
.8V	1.8V	
2.5V	2.5 V	
3.3V	3.3 V	
ōV	5V	
DGND	0V	
Delete Selected	Voltage Net	Show Why Possible Voltage Net
		25
1	Edit Voltage On	Any Net In Design

Рис. 10. Настройка цепей питания и заземления через SI Design Setup Wizard

rou ca	an update the cross-section of this design in any of the following ways:
	Manually Edit Existing Cross-Section
	Load Cross-Section From Another Design
	Load Cross-Section From A Tech File

Рис. 11. Настройка стека слоёв платы через SI Design Setup Wizard

© CTA-ПРЕСС

ную ESpice модель. По команде меню во Analyze – Model Dump/Refresh есть возможность синхронизировать модели но в базе данных проекта с библиотеками, но которые хранятся на диске. о

Итак, мы рассмотрели все пять необходимых шагов для настройки проекта перед использованием Constraint Manager. Для удобства все эти настройки можно произвести через единый встроенный помошник, что избавляет от необхолимости запоминать местоположение каждой настройки в различных меню программы. Помощник можно вызвать в PCB Editor через меню Setup - SI Design Setup (см. рис. 8). Все стадии настройки проекта, которые рассматривались выше, в данном случае можно пройти через единое окно данных. Дополнительно здесь же можно настроить библиотеки компонентов для анализа целостности сигналов и дифференциальные пары. Опция Run Audit upon completion of each setup category позволяет проверить точность вводимых данных на каждом шаге по окончании настроек.

Из всех категорий настроек можно выбрать только те, которые необходимы для установки. Остановимся подробнее на каждой из них.

Первая панель SI Design Setup Wizard позволяет выбрать цепи и расширенные цепи, которые требуют дополнительных настроек (см. рис. 9). По умолчанию выбраны все цепи проекта. Задача разработчика заключается в том, чтобы выбрать только критичные высокоскоростные цепи, на которые будут наложены ограничения в Constraint Manager.

Это снизит вероятность ошибки и повысит эффективность от использования системы ограничений. Здесь также можно импортировать или экспортировать список цепей для установок. Список цепей – это простой текстовый файл, где каждая строка – это имя цепи. После его загрузки остаются выделенными только те цепи, которые были в списке, все остальные будут проигнорированы. Опция Include Coupled Xnets является важной для подготовки проекта к анализу целостности сигналов в PCB SI и не требуется для работы с Constraint Manager.

На второй панели помощника появляется возможность настройки цепей питания и заземления так, как это было рассмотрено выше через меню Logic – Identify DC Nets (см. рис. 10).

В левой части данной панели перечислены все силовые цепи, которым присвоено значение VOLTAGE. В правом списке – цепи, которые рассматриваются программой как потенциально силовые, но еще не имеющие значения VOLTAGE. Кнопка Assign Voltage о Selected Net позволяет назначить VOLTAGE выбранной цепи и перенести ее в левый список. Отредактировать значение VOLTAGE можно через Edit Voltage On Any Net In Design.

Третья панель позволяет отредактировать стек слоёв у печатной платы либо загрузить параметры стека из другого проекта или технологического файла (см. рис. 11).

Четвёртая панель позволяет назначить класс компонентам на плате. Здесь стоит еще раз отметить, если библиотеки компонентов уже содержат данную информацию, а именно свойства CLASS и PINUSE, то данный шаг можно пропустить. В противном случае через данную панель можно быстро перераспределить классы между устройствами. Для этого достаточно отметить группу одинаковых устройств меткой и нажать на одну из кнопок в секции Change Selected Component Devices То в нижней части панели. В этом случае выбранные устройства переместятся в указанную секцию в списке Component Device Classes (см. рис. 12).

Важным моментом здесь является то, что при изменении класса устройств меняется и тип выводов этих устройств. Например, при изменении класса на DISCRETE у выбранных компонентов меняется и тип их выводов на UNSPEC.

Пятая панель позволяет назначить ESpice модели устройствам класса DISCRETE. Здесь всё интуитивно понятно, и не требуется дополнительных разъяснений.

Последняя, шестая, панель SI Design Setup Wizard даёт возможность запустить проверку базы проекта на предмет её готовности к работе с Constraint Manager и анализа целостности сигналов. Запуск проверки происходит по нажатию на кнопку Run SI Design Audit, при этом на экране появится список ошибок и их состояние (см. рис. 13).

Ошибка может находиться в трех состояниях – решена (Resolved), не решена (Unresolved) и проигнорирована (Ignored). Фильтр для различных типов ошибок и их состояний можно поместить в поле Test Filter и Status Filter соответственно. Если выбрать группу ошибок в списке, то станут активными две опции, расположенные в нижней части окна – Resolve Errors и Ignore Еrrors. В первом случае у пользователя





Рис. 13 Проверка настройки базы данных проекта на наличие ошибок

есть возможность запустить механизм автоматического исправления ошибок. Кнопка Manually вернёт пользователя на тот этап настройки проекта, где системой была обнаружена ошибка. Также по клавише Report можно вывести отчёт о выявленных ошибках в настройке базы данных проекта.

SI Design Setup Wizard

Таким образом, настройка базы данных может быть произведена через набор индивидуальных команд или использованием встроенного программного помощника. Точный расчёт задержки распространения сигнала и импеданса проводников требует правильной настройки стека слоёв и расширенных цепей. Цепи питания должны иметь свойство VOLTAGE, которому в свою очередь необходимо присвоить значение. Для пассивных компонентов должен быть присвоен дискретный класс устройств, т.е. CLASS=DISCRETE. Выводы пассивных компонентов должны иметь свойство PINUSE со значением UNSPEC. Каждому пассивному компоненту должна быть присвоена ESpice модель. От того, насколько правильно и точно были созданы библиотеки компонентов, зависит трудоёмкость настройки проекта на физическом уровне.

Литература

- 1. Allegro PCB Design Flows. Product Version 16.5, Cadence Help, 2011
- 2. Wilke B., «Start with electrical constraining», Flowcad Application Note, 2009. URL: http:// www.flowcad.ch/cms/upload/Application-Notes/FlowCAD_AN_PCB_start_el_cset.pdf
- 3. www.cadence.com

Ô

69