# Altium Designer Winter 09 – Размещение компонентов на плате и трассировка печатных проводников

# Алексей Сабунин (Москва)

Основным этапом разработки платы является процедура расположения компонентов с учётом технического задания и формирование топологии печатных проводников. В данной статье будут рассмотрены ручные и автоматические средства размещения компонентов и трассировки. Указанная работа должна проводиться с учётом схемотехнических особенностей разработки, поэтому будут рассмотрены и вопросы, касающиеся параллельной работы схема – плата.

Для описания инструментов размещения компонентов и трассировки проводников, а также приёмов одновременной работы со схемой и платой воспользуемся проектом Example Rule, который можно найти в дополнительных материалах на интернет-странице журнала (www.soel.ru). Описанный проект содержит несколько документов схем и один файл платы, в котором имеются загруженные компоненты и установлены простейшие правила проектирования, создание которых было описано в предыдущей статье (СЭ № 9, 2008). Несмотря на то что программа Altium Designer оснащена автоматическими и полуавтоматическими инструментами размещения компонентов на плате, любой опытный конструктор знает, что ни одна программа не способна разместить компоненты на плате лучше человека. Учитывая низкую эффективность автоматического размещения, в статье будут рассмотрены только ручные и полуавтоматические средства размещения, к которым относят инструменты группы Tools > Component Placement. Большую роль здесь играют т.н. «комнаты» (Rooms) области платы, за которыми закреплены некоторые группы компонентов. Прежде чем приступить к описанию инструментов полуавтоматического размещения, рассмотрим, как сформировать комнаты на плате.

# Связанность между схемой и платой

При передаче информации из схемы в плату программа Altium Designer автоматически формирует комнаты на плате, если это не отключено в настройках. Комнаты формируются согласно листам схемы, и наиболее целесообразно применять комнаты в тех случаях, когда имеются повторяющиеся фрагменты схемы. В нашем случае проект содержит несколько блоков PortIO с индексами А, В, С и D в правой части главной схемы (см. рис. 1). В цикле публикаций пока не обсуждались иерархические проекты, как в рассматриваемом примере, - им будет посвящена одна из последующих статей. Сейчас можно выполнить синхронизацию схемы с платой, и информация о комнатах будет передана на плату. Мы выполним эту процедуру позднее, т.к., во-первых, имеет смысл проверить настройки синхронизации и, во-вторых, возможность установки классов цепей и правил проектирования на схеме и их передачу в плату. Настройки синхронизации задаются в окне Project > Project Options на вкладке Comparator (см. рис. 2).

Для чего это необходимо? Например, после создания схемы информация была передана в плату, и на плате были созданы классы цепей. При обновлении схемы и попытке передать информацию на плату программа обнаружит классы цепей, которые не совпадают на схеме и плате, и предложит либо удалить их, либо объединить с существующими и т.д. Также по умолчанию программа не переносит дифференциальные пары со схемы на плату! Чтобы исправить указанные элементы, необходимо указать параметры синхронизации, как показано на рисунке 2.

Теперь посмотрим, как на схеме создать класс цепей, правило проектирования или описать дифференциальную пару. Для всех этих элементов используется одна метка (Рагаmeter Set), которую можно установить с помощью команд Place > Directives. Так, метки PCB Layout, Net Class и Differential Pair используются для создания правила, класса цепей и дифференциальной пары соответственно. Рассмотрим описанные возможности на примере формирования правила проектирования; другие применения метки Parameter Set можно посмотреть в документе TR0111 Schematic Editor and Object Reference.pdf фирменной документации Altium.

В качестве примера зададим правило, которое будет ограничивать толщину всех цепей шины OUT значением 0,15 мм. Для этого откроем схему PCB PortIO1D.SchDoc из проекта example rules.PrjPcb и командой Place > Directives > PCB Layout установим метку на шину OUT[16..0], как показано на рисунке 3. Установленная метка пока не несёт никакой информации, поэтому следует описать её свойства, для чего выполняем на ней двойной щелчок мыши. В свойствах нажимаем кнопку Edit и далее в появившемся окне – кнопку Edit Rule Value. На экране появится список всех правил проектирования, из которого следует выбрать правило толщины проводников (Width Constrain). Теперь на экране показано окно, знакомое по статье в СЭ № 9, 2008 (см. рис. 4).



Рис. 1. Структура проекта

Здесь необходимо указать минимальную, рекомендуемую и максимальную толщину проводника, после чего следует закрыть все окна нажатием кнопки ОК.

Итак, теперь мы имеем на схеме правила, которые необходимо передать в плату, т.е., другими словами, необходимо синхронизировать схему с платой. В программе P-CAD для этого существовали две различные процедуры: во-первых, загрузка списка соединений (NetList), во-вторых, загрузка списка изменений (ECO). В программе Altium Designer они заменены одной процедурой, которая может выполняться в любой момент работы с проектом. Причём можно синхронизировать не только схему с платой, но и плату с ПЛИС, ПЛИС со схемой и т.д. Для синхронизации схемы с платой (или для первичной загрузки элементов схемы на плату) необходимо, находясь в редакторе схем, выполнить команду Design > Update PCB Document Example rules.PcbDoc, после чего появится окно с надписью Engineering Change Order, знакомой всем разработчикам P-CAD по аббревиатуре ЕСО (см. рис. 5). Здесь перечислены все отличия между двумя документами, и предлагается выбрать пункты для импорта изменений. В конце этого списка находятся две группы (Add Room и Add Rules), которые добавят созданные нами правило и комнаты на плату. Для внесения изменений в плату необходимо последовательно нажать кнопку Validate Changes, которая проверит возможность внесения указанных изменений, и затем Execute Changes и Close.

В результате проделанных действий на плате появятся комнаты, которые автоматически располагаются в начале координат. Эти комнаты следует аккуратно расположить на плате с учётом конфигурации групп компонентов, которые привязаны к областям. Помните, что при перемещении комнаты перемещаются и компоненты, закреплённые за ней. Поэтому для позиционирования комнаты необходимо её выделить, а затем изменять форму и положение, перетаскивая метки, расположенные в вершинах комнаты. Для данного проекта следует расположить комнаты так, как показано на рисунке 6.

Error Reporting Conn	ection Matrix Class	Generation Comparator ECO Gene	ration Options Multi-Channel Default F	Prints Search Paths Parameters Device Sheets
Comparison Type Desc	aiption		1	Mode
Extra Room Def	nitions			Find Differences
🖃 Differences Associa	ted with Nets			
Changed Net N	ames			Find Differences
Different Differen	ntial Pair Negative Ne	t Names		Find Differences
Different Differen	ntial Pair Positive Net	Names		Find Differences
Extra Differentia	Pairs			S Find Differences
Extra Net Classe	13			🊱 Ignore Differences 🛛 👻
Extra Nets				😵 Ignore Differences
Estra Pins in Ne	3			Find Differences
Extra Rules				V Find Dimerences
Net Classes Wit	h Extra Members			Find Differences
E Ulterences Associa	ted with Parameters			
		Obj	ect Matching Criteria	
Object Type	Min Match %	Min Matched Members	Use Name Matching	Show Manual Matching Dialog
Net	75	3	After member matching	Sor unmatched objects
Net Class	75	3	😒 Never	😓 Never
Component Class	75	3	After member matching	For unmatched objects
Differential Pair	50	1	After member matching	For unmatched objects
Contract of the state of the st			15.4 S	1 6 <del>0</del> 711
o more had to de				
Ignore Rules Del	ined in PCB Only			
Ignore Rules Del	ined in PCB Only			

Рис. 2. Настройки синхронизации проекта



#### Рис. 3. Метка правила

### Размещение элементов

Теперь можно приступить к размещению компонентов. Сначала разместим компоненты, относящиеся к комнате PortO1. Первым действием переместим соответствующие компоненты в комнату, затем подправим размещение компонентов внутри участка. Выполним команду Tools > Component Pacement > Arrange Within Room, которая перемещает компоненты, принадлежащие указанной комнате, и выберем на плате комнату PortO1. Выполненная команда не учитывает правила проектирования, а просто перемещает элементы в указанную комнату. Теперь скорректируем положение элементов вручную (см. рис. 7). В процессе размещения можно пользоваться интуитивной подсказкой в виде линии связи, цвет которой меняется от красного к зелёному. Зелёный цвет говорит об уменьшении суммарной длины цепей, отходящих от выбранного компонента.

После ручного размещения компонентов, принадлежащих комнате *PortO1*, можно автоматически разместить три комнаты с аналогичным составом. Для этого выполним команду *Design* > *Rooms* > *Copy Room*  *Format*, которая позволяет копировать параметры комнат. При этом курсор приобретает вид крестика, после чего следует последовательно задать комнату – образец и конечную комнату. В нашем случае сначала выбираем комнату *PortO1*, затем *PortO4*; в появившемся окне предлагается скопировать следующие параметры (см рис. 8):

- размещение компонентов в комнате;
- положение и форматирование по-
- зиционного обозначения;
- топологию внутри комнаты;
- форму и размеры комнаты;
- применить вышеперечисленные команды не ко всем объектам комнаты, а только к выбранным.

Выбираем параметры, отмеченные на рисунке 8, и кнопкой ОК завершаем размещение компонентов второй комнаты. В результате наших действий комната, оформленная по образцу, встаёт вертикально, и программа не выходит из инструмента копирования формата комнаты, поэтому выполняем ту же самую команду для остальных типовых комнат, и правой кнопкой выходим из этого инструмента. После этого можно перемещать комнаты с расположенными в них объектами. Поэтому позиционируем четыре комнаты, с которыми велась работа, так, как они были размещены на предыдущем этапе (согласно рисунку 6).

Описанная ситуация, когда на плате имеются несколько одинаковых



Рис. 4. Создание правила проектирования на схеме

каналов, встречается не часто, но различные элементы описанной послеловательности можно использовать и в других случаях. Рассмотрим теперь более востребованный инструмент, который позволяет размещать компоненты на плате кластерами, поштучно. Выглядит это следующим образом: на схеме выделяются компоненты, которые по схемотехническим соображениям должны быть размещены определённым образом и заранее известным способом (наиболее часто это относится к микросхемам с элементами их «обвязки»), затем специальный инструмент будет предлагать размещать эти компоненты поштучно в едином цикле. Посмотрим, как это делается на конкретном примере. Прежде чем приступить к решению описанной задачи, убедимся, что на схеме и плате включена настройка Tools > Cross Select Mode, которая обеспечивает одновременное выделение объектов в обоих редакторах. Теперь на схеме FPGA Sheet1.SchDoc выделим компонент U1А, затем переключимся на схему FPGA Symbol1.ScbDoc и рамкой выделим все конденсаторы в правой нижней части схемы.

После открытия файла платы можно заметить, что компоненты, указанные ранее на схеме, выделены на плате. Далее выполняем команду Tools > Component Placement > Reposition Selected Components, в результате программа будет поштучно предлагать устанавливать выбранные компоненты, начиная с микросхемы, которая на схеме была выделена первой. Разместим последовательно микросхему и относящиеся к ней конденсаторы, как показано на рисунке 9. Как правило, не у каждого разработчика получится быстро установить конденсаторы ровными линейками. Поэтому после размещения элементов их можно выровнять в указанном порядке или с заданным интервалом, для чего используется группа команд Align. В нашем случае выделим рамкой группу конденсаторов слева от микросхемы и выполним команду Align > Align Right (выровнять по правому краю). В результате будет получено более удачное размещение выделенного фрагмента (см. рис. 10). Большинство команд группы Align, вызываемых ПКМ, интуитивно понятны разработчикам. Размещение остальных компонен-

Engineerin	ng Cha	inge Order		?	X
Modifications			Status		^
Enable	$\nabla$	Action	Affected Dbject C D	Message	
	•	Add	🕒 U_PCB_JTAG1D To 📰 example_rules.PcbDoc		
	•	Add	Carl U_PCB_RS2321D To Becample_rules.PcbDoc		
e 💼		Add Flooms(9)			
		Add	🛷 Room PCB_Power1D (Scope=InComponentClass(PCB_Power1D')) TopLayer To 🕮 example_rules.PcbDoc		
	-	Add	📀 Room PottIO1 (Scope=InComponentClass("PortIO1')) TopLayer To 🕎 example_rules.PcbDoc		
	<b>v</b>	Add	🔮 Room PortIO2 (Scope=InComponentClass("PortIO2")) TopLayer To 🕮 example_rules.PcbDoc		
		Add	🐶 Room PortIO3 (Scope=InComponentClass(PortIO3)) TopLayer To 💷 example_rules.PobDoc		
	-	Add	📀 Room PortID4 (Scope=InComponentClass("PortID4")) TopLayer To 📰 example_rules.PcbDoc		
	•	Add	🔮 Room U_FPGA Sheet1 (Scope=InComponentClass(U_FPGA Sheet1')) TopLayer To 🕮 example_rules.PcbDoc		
	-	Add	📀 Room U_FPGA Symbol1 (Scope=InComponentClass('U_FPGA Symbol1')) TopLayer To 👜 example_rules.PobDoc		
	<ul><li>✓</li></ul>	Add	🛷 Room U_PCB_JTAG1D (Scope=InComponentClass("U_PCB_JTAG1D")) TopLayer To 🗰 example_rules.PcbDoc		
		Add	⊘ Room U_PCB_RS2321D (Scope≓InComponentClass(U_PCB_RS2321D')) TopLayer To 🛛 🖉 example_rules.PcbDoc		
8		Add Rules(4)			
		Add	Width Constraint [Pref Width = 0.15mm Min Width = 0.1mm Max Width = 0.15mm] To Be example_rules.PcbDoc		
	•	Add	⇒ Width Constraint [Pref Width = 0.15mm Min Width = 0.1mm Max Width = 0.15mm] To 📰 example_rules.PcbDoc		
	-	Add	Width Constraint [Pref Width = 0.15mm Min Width = 0.1mm Max Width = 0.15mm] To Be avample_rules.PcbDoc		
	-	Add	Width Constraint [Pref Width = 0.15mm Min Width = 0.1mm Max Width = 0.15mm] To Be cample_rules.PcbDoc		
					~
Validate Ch	anges	Execute Changes	Beport Changes	Close	

#### Рис. 5. Внесение изменений из схемы в плату (Синхронизация проекта)



Рис. 6. Размещение компонентов с помощью комнат (Rooms)

тов приведено в файле *example\_ru- les\_Full.PcbDoc*.

# Трассировка проводников

В редакторе P-CAD данная задача могла решаться с помощью команд *Manual Route, Advanced Route* или с помощью одного из двух автотрассировщиков (Specctra или Situs для P-CAD 2006). В описываемой программе имеется схожий инструментарий, который, в отличие от P-CAD, обладает большей гибкостью в настройках. Начнём с интерактивной трассировки, которая в *Altium Designer* окончательно вытеснила ручной режим. Прежде чем приступить к трассировке, следует ознакомиться с некоторыми настройками, которые будут полезны в режиме прокладки проводников. Сначала обратимся к настройке *DXP* > *Preferences* > *PCB Editor* > *General*. Здесь большинству пользователей, имеющих опыт работы с Р-САD, будет неудобна опция автоматического панорамирования (*Autopan*  Options), поэтому рекомендуется её отключить (Disable). На этой же вкладке стоит обратить внимание на число команд, которые можно отменить (Undo/Redo). При длинной истории команд отмены и недостаточном объёме оперативной памяти компьютера программа будет завершать работу всякий раз при нехватке памяти с сообщением «Access violation at address XXXXXXXX in module 'ADVPCB.DLL'. address Read of XXXXXXXX at XXXXXXXX.



Рис. 7. Работа с комнатами

Следующей страницей настроек, важной с точки зрения трассировки, является *DXP* > *Preferences* > *PCB Editor* > *Interactive Routing*. Здесь в группе *Routing Conflict Resolution* перечислены режимы трассировки, которые определяют действие, применяемое к прокладываемой трассе и близлежащей топологии, при возникновении конфликтной ситуации. Во время трассировки эти режимы переключаются комбинацией клавиш Shift+R, и мы рассмотрим их ниже на конкретном примере.

В группе Interactive Routing Connections перечислены дополнительные параметры трассировки, из которых можно отметить Automatically Remove Loops – удалять старую дорожку при прокладке новой (в отличии от P-CAD, эта команда удаляет не только сегменты трассы в одном слое, но и повторяющиеся петли с переходными отверстиями), Auto Complete – автоматически завершать прокладку трассы при доведении дорожки до центра. Группа Interactive Routing Width/Via Sources задаёт значение толщины дорожки и переходного отверстия, которое будет использоваться по умолчанию, - здесь рекомендуется выбрать настройку Rule Preferred (предпочтительное по правилам). В этой же группе кнопки Favorite задают типоразмер толщины дорожек и параметров контактных площадок, которые могут быть использованы при трассировке. Следует отметить, что возможность создавать перечень стандартизованных переходных отверстий с указанием толщины площадки по слоям появилась только в версии программы Altium Designer Winter 09 (см. рис. 11). Толщина во время трассировки изменяется комбинацией клавиш Shift+W, переходное отверстие - Shift+V. Если устанавливаемое значение выходит за рамки, оно автоматически ограничивается верхним или нижним значением.

Режим размещения проводника на плате включается командой меню Place > Interactive Routing или соответствующей пиктограммой из инструментов меню 📝. Рассмотрим режимы интерактивной трассировки, для чего после выбора инструмента Place > Interactive Routing выберем начальную контактную площадку и нажимаем клавиши Shift+R до появления режима Ignore. Название режима отображается в строке состояния под вкладками слоёв или во всплывающей информации в левом верхнем углу рабочей области; в данном случае должна быть видна надпись Track45:Ignore Obstacle. Теперь по порядку:

- Ignore Obstacle игнорирование препятствий. Практически ручной режим, в котором не соблюдаются ранее созданные правила проектирования;
- Walkaround Obstacle огибание препятствий. Программа огибает конфликтный объект с учётом минимальных зазоров и по оптимальной траектории;
- Pusb Obstacle «расталкивание» препятствий; приоритет отдаётся прокладываемой дорожке, и все встречающиеся элементы топологии (трассы, переходные отверстия) расталкиваются с учётом правил;
- *Hug and Pubsb Obstacle* огибание и расталкивание препятствий. В от-

личие от режима Walkaround, программа огибает препятствия только в заданном направлении, а не предлагает оптимальный вариант. Причём в узких участках, при невозможности обогнуть конфликтный объект, дорожка отталкивает его в сторону. Например, имея два проложенных параллельно идущих проводника, мы начинаем прокладывать третью дорожку (см. рис. 12а). Обратите внимание, что новая трасса идёт сверху от имеющейся топологии, а курсор расположен снизу, - этим обеспечивается создание параллельной топологии. Около конденсатора С204 для новой трассы не хватает места, но после проведения курсора левее и ниже имеющихся проводников новая дорожка «отталкивает» существующие дорожки вниз.

Во время интерактивной трассировки используются горячие клавиши, показанные в таблице.

Интерактивная трассировка также может быть выполнена для нескольких параллельно идущих проводников (трассировка шин). Для этого используется специальная команда *Place > Interactive Multi-Routing*, которую можно запустить, используя пик-

Rooms	Channel Class
Source Room PortI01	
Destination Room PortIO4	Room Name 🔨 Layer Components Copy
Options	
Copy Component Placement	
Copy Designator & Comment Formatting	2
Copy Routed Nets	3
Copy Room Size/Shape	
Selected Objects Only	4
	5
Channel to Channel Component Matching	
Match Components By Channel Offsets	
Remove affected connections	
Contained parts of connections only	Apply To Specified Channels

Рис. 8. Копирование параметров комнаты

тограмму **N**. Прежде чем использовать команду трассировки шин, следует выбрать контактные площадки, от которых отходят параллельные связи, а затем выполнить команду *Interactive Multi-Routing*.

Выбрать несколько контактных площадок можно рамкой выделения, а также одиночным выделением с нажатой клавишей Shift. После того как указаны площадки, запускается команда *Interactive Multi-Routing*, и затем необходимо указать любую из выбранных площадок. Во время трассировки шины действуют те же горячие клавиши, что и в обычной трассировке (см. таблицу), например, режим огибания препятствий (см. рис. 13а).



Рис. 9. Последовательное размещение выбранных объектов





Рис. 10. Выравнивание компонентов (Edit > Align)







Рис. 12. Режим Hug and Puhsh Obstacle

Кроме того, можно изменять зазор между проводниками шины, используя клавиши «.» (точка увеличивает зазор между проводниками) и «,» (запятая уменьшает зазор). К интерак-



тивной трассировке также относится ещё один инструмент – трассировка дифференциальной пары, который по выполнению не отличается от трассировки шин.

# Автоматическая трассировка (Situs)

Инструментарий автоматической трассировки расположен в меню Auto Route, в котором имеются следующие инструменты:

- *All* трассировать все проводники;
- Net трассировать одну цепь;
- *Net Class* трассировать класс цепей; *Connection* трассировать все цепи,
- подсоединённые к данному выводу; • *Area* – трассировать все проводники, соединяющие выводы в выде-
- ки, сосдиняющие выводы в выделенной области; *Room* – трассировать все проводни-
- ки между компонентами в выбранной области размещения (комнате);
- *Component* трассировать все проводники, подходящие к выбранному компоненту;
- *Component Class* трассировать все проводники, подходящие к выбранному классу цепей;
- Connections on selected components трассировать все проводники внутри выбранных компонентов;
- Connections between selected components – трассировать все проводники между выбранными компонентами;
- *Fanout* трассировать *Fanout* для выбранного элемента (цепь, КП, компонент и т.д.).
- Автоматическая трассировка отдельных элементов даёт неудовлетворительный результат, т.к. отсутствует возможность настройки её алгоритма, который может быть указан только для трассировки всей платы. Соответственно, чтобы удалить один или несколько разведённых проводников, следует выполнить Tools > Un-Route > All (Net, Connection, Component, Room).

Предположим, что у нас имеется «расстановленная» и частично разведённая плата и необходимо выполнить оставшуюся трассировку автоматически. Для этого выполним Auto Route > All, после чего появится окно Situs Routing Strategies (это же окно появляется при выполнении Auto Route > Setup, см. рис. 14). Данное окно служит для настройки стратегии трассировщика Situs. В верхней части окна перечислены все правила проектирования, заданные для данного проекта; здесь они доступны для редактирования.

Ниже, на вкладке *Routing Strategy*, присутствуют шесть заранее заданных эталонных стратегий трассировки: • *Cleanup* – «чистка» топологии;



Рис. 13. Трассировка шин

- *Default 2 Layer Board* простая двухслойная плата;
- Default 2 Layer With Edge Connectors двухслойная плата с торцевым разъёмом;
- Default Multilayer Board многослойная плата;
- General Orthogodnal преимущественно ортогональная трассировка;
- Via Miser трассировка с минимизацией числа переходных отверстий. Включение параметров:
- Lock All Pre-Routing позволяет зафиксировать все ранее разведённые цепи;
- *Rip-Up Violations After Routing* удаляет конфликтующие участки топологии после трассировки.

При необходимости пользователь может задавать свои стратегии трассировки, для чего следует нажать кнопку *Add* в окне *Situs Routing Strategies*, после чего появится окно *Situs Strategy Editor* (см. рис. 15).

В стратегию можно добавить следующие важные процедуры:

- Adjacent Memory соединяет выводы U-образными проводниками;
- *Clean Pad Entries* «чистит» подходы к контактным площадкам;
- Completion добивается завершённости трассировки, для чего использует методы разрыва и расталкивания препятствий;
- Метогу (память) находит все цепи, связанные с устройствами памяти или похожие на таковые и использует эвристический алгоритм.
  Рекомендуется включать эту процедуру всегда, даже в тех случаях, когда на плате нет запоминающих устройств. Если на разрабатываемой вами плате присутствует настоящий банк памяти и его местоположение, ориентация и привязка строго оговорены, для оценки его разводки рекомендуется включить



только эту процедуру, а все остальные выключить;

- Fan Out Signal прорисовывает стрингеры у КП поверхностного монтажа на сигнальных слоях;
- Fan Out to Plane прорисовывает стрингеры у КП поверхностного монтажа с переходами на внутренние слои питания и заземления;
- *Hug* уплотняет проложенные дорожки;
- Layer Pattern (шаблон для слоя) использует шаблоны трассировки с учётом преобладающего направления на слое;
- Main главная процедура топологической трассировки с использованием методов разрыва и расталкивания препятствий;
- *Recorner* добавляет сглаживание прямых углов;
- Spread равномерно использует доступное для прокладки место;
- Straighten выполняет общую чистку топологии.

После выбора стратегии трассировки запускаем программу Situs нажатием кнопки Route All в окне Situs Routing Strategies.

В программе Altium Designer имеется интерфейс обмена данными с программой Specctra. Для импорта в программу Specctra плата сохраняется с

#### Функции горячих клавиш

Клавиша	Описание выполняемого действия
Tab	Отображает окно свойств текущего проводника
Enter	Завершает трассировку прокладываемой дорожки
Backspace	Удаляет последний излом проводника
Esc	Отменяет текущую трассировку
Правая кнопка мыши	Приостанавливает трассировку
Spacebar	Переключает режим размещения трассы Start или End
Shift+пробел	Изменяет режим размещения проводников
Shift+R	Изменяет режим преодоления препятствий
Shift+W(V)	Изменяет толщину проводника (размер переходного отверстия)
*	Переключает слои трассировки в процессе размещения проводников
/	Устанавливает переходное отверстие и завершает прокладку трассы
~	Показывает все доступные в данный момент комбинации горячих клавиш



Рис. 14. Настройки автоматического трассировщика Situs

Options Strategy Name	Название Strategy Description	_	(	Описание стратегии
Straighten	Marina Gutnik		<u> </u>	
More Vias (Faster		Less Via	s (Slower)	C Orthogonal
Available Routing Pa	Количество переходных отв	ерстий		Passes in this Routing Strategy
Name /	Description			Layer Patterns
Adjacent Memory	Connect adjacent pins with a U route			Globally Optimised Main
Clean Pad Entries	Clean Pad Entries		Add >	Clean Pad Entries
Completion	Completion push and shove topological router	L		Straighten
Fan out Signal	Fan out SMT pads to Signal Layers	< F	emove	Straighten
Fan out to Plane	Fan out SMT pads to Internal Plane			Straighten
Globally Optimised Ma	ai Main using contention resolution to maintain a gl			
Hug	Hug		4	
Layer Patterns	Layer direction biased topological router		1	
Main	Main push and shove topological router		Кно	опки добавления процедур
Memory	Heuristic router for parallel patterns			
Multilayer Main	Main pass suitable for boards with internal signal			
Recorner	Mitre corners			
Spread	Evenlu space routes in the available space	~		Move Up Move Down

расширением \*.dsn, для этого выполним команду меню *File* > *Save As*. На экране появится диалоговое окно, предлагающее сохранить файл в одном из поддерживаемых форматов экспорта. В выпадающем списке в нижней части окна выберем тип файла *Export Specctra Design File* (\*.dsn). Предлагаемое по умолчанию название файла автоматически получит расширение \*.dsn. Далее следует указать папку, в которую будет сохранён наш проект.

Помните, что программа Specctra не поддерживает имена папок с пробелами, поэтому во избежание затруднений с последующей обработкой файла создадим в корневой директории одного из дисков новую папку с названием Specctra. Оставим название проекта без изменений и закроем окно нажатием кнопки «Сохранить». На экране появится диалоговое окно Setup Specctra Router, которое содержит настройки, управляющие передачей данных о правилах проектирования и стратегии в программу Specctra. На самом деле это окно никак не влияет на содержимое экспортируемого файла и все эти настройки можно выставить в самой программе Specctra, поэтому просто закроем окно.

После трассировки платы в программе Specctra в созданной папке будут созданы файлы отчёта, главным из которых является файл \*.rte, содержащий описание проложенных проводников. Именно его мы и будем импортировать в программу Altium Designer. Выполним команду File > Import и в появившемся окне выберем файл \*.rte. Нажмём кнопку «Открыть». Программа загрузит нужный файл и одновременно автоматически откроет файл \*.sts, содержащий отчёт о выполненной трассировке. Щелчком на вкладке с именем файла \*. PcbDoc вернёмся в редактор печатных плат.

# ПРОВЕРКА ПРАВИЛ ПРОЕКТИРОВАНИЯ (DRC)

Программа Design Rule Checker (DRC) представляет собой высокопроизводительный автоматизированный программный модуль, проверяющий как логическую, так и физическую целостность проекта печатной платы. Использование этого модуля при трассировке обязательно для контроля соблюдения минимальных зазоров и отсутствия других нарушений. Так как редактор печатных плат позволяет в любое время вносить изменения в проект, рекомендуется всегда выполнять проверку правил проектирования перед окончательным выводом чертежей.

Функция проверки правил проектирования в режиме реального времени активизируется на вкладке PCB > General диалогового окна Preferences. Включение этой функции в режиме ручной трассировки позволяет незамедлительно обнаружить и выделить ошибки. Правила, проверка которых будет производиться в режиме реального времени, настраиваются на вкладке Rule To Check диалогового окна Design Rule Checker (см. рис. 16), вызываемого командой меню Tools > Design Rule Check. Для включения правила в постоянную (online) или ручную (batch) проверку следует установить флаг в соответствующем столбце напротив данного правила (см. рис. 16).

Чтобы включить/выключить все правила, следует нажать ПКМ на названии любого правила и в выпадающем списке выбрать соответствующее значение. Рекомендуется для постоянной проверки выключить все правила (Online DRC-All Off) и включить только проверку зазоров по металлизации и между компонентами (Clearance и Component Clearance). В ручную проверку желательно включить все правила, которые были созданы для данного проекта (Batch DRC-Used On).

Перед запуском ручной проверки можно указать дополнительные параметры на вкладке *Report Options*, которые позволяют:

 Create Report File – автоматически создавать файл отчёта программы

Report Options	Rule	A Category	Online	Batch	~
🔁 Rules To Check	Acute Angle	Manufacturing			
Telectrical	Clearance	Electrical	<b>~</b>	~	
35 Routing	Component Clearance	Placement	~	~	
SMT	Component Orientations	Placement			
/ l estpoint	🚟 Daisy Chain Stub Length	High Speed			111
Manufacturing	🖧 Differential Pairs Routing	Routing		~	
🚐 High Speed	Mr-Flight Time - Falling Edge	Signal Integrity			
Eigen Lietogritu	Mr Flight Time - Rising Edge	Signal Integrity			
Illin- aldugu ung	Height	Placement		~	
	The Size	Manufacturing		~	
	To Hole To Hole Clearance	Manufacturing		~	
	Mr. Impedance	Signal Integrity			
	河 Layer Pairs	Manufacturing		~	
	Length Online Matched Net Len Online Maximum Via Cou Online Minimum Annular Batch I	DRC - Used On DRC - All On DRC - All Off DRC - Used On			
	Winimum Solder M Batch [ Whet Antennae Batch [ Mo Overshoot - Falling court	DRC - All On DRC - All Off			
	Mr. Overshoot - Rising Edge	Signal Integrity			

Рис. 16. Список правил постоянной и ручной проверки

проверки правил проектирования с расширением *.DRC*, который затем открывается текстовым редактором;

- Create Violations подсвечивать нарушения; при включении этой настройки места нарушения правил (примитивы) будут выделяться заданным цветом;
- Sub-Net Details работать совместно с правилом проектирования Unrouted Net Rule. Включается в случаях, когда требуется просмотреть все детали неразведённых цепей. Правило проектирования Unrouted Net Rule должно включаться только после трассировки всех соединений, т.к. виртуальная линия связи соединений воспринимается программой проверки как разомкнутая цепь:
- Stop When XX Violations автоматически остановить процесс проверки правил проектирования при на-

хождении заданного числа нарушений.

После трассировки проводников выполните команду меню *Tools > Design Rule Check*, после чего появится диалоговое окно *Design Rule Check*. О верификации проекта будет рассказано в одной из последующих статей. Более подробно ознакомиться с вопросами, описанными в данной статье, можно в следующих файлах оригинальной документации Altium: AP0135 Interactive and Differential Pair Routing.pdf, AR0128 Situs Autorouting Essentials.pdf, TR0112 PCB Editor and Object Reference.pdf.

На момент написания данной статьи фирма Altium объявила о выпуске новой версии программы – *Altium Designer Winter 09*. Некоторые инструменты, описанные в данной статье, работают только в новой версии, но концептуальные этапы работы одинаковы для всех версий.